[发明专利]一种基于OpenPower平台的内存板上电方法及系统

说明书

本发明公开了一种基于OpenPower平台的内存板上电方法及系统，其实现过程为：首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。该一种基于OpenPower平台的内存板上电方法及系统与现有技术相比，基于OpenPOWER平台，能够对内存部分电压进行更精确的时序控制，而通过精准的控制内存部分的上电时序，可提高设备的可靠性，实用性强，适用范围广泛，易于推广。

技术领域

本发明涉及计算机服务器技术领域，具体地说是一种实用性强、基于OpenPower平台的内存板上电方法及系统。

背景技术

当前服务器开发设计主要由CPLD与VR芯片共同实现内存部分上电时序控制。CPLD发送使能信号至内存部分需第一个供电的VR芯片，同时其PowerGood信号作为下一级供电VR芯片的使能信号，依次上电直至最后一级电压正常工作，并发送PowerGood信号通知CPLD内存部分完成上电。

如上所述的现有技术通过CPLD实现对内存部分的依次递推上电过程中，如果Memory Buffer出现问题，内存部分将无法工作，对服务器正常工作将造成不良影响。因此本发明实现一种技术方法，更精确的控制内存部分的上电。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强、基于OpenPower平台的内存板上电方法及系统。

一种基于OpenPower平台的内存板上电方法，其实现过程为：

首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；

前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片MemoryBuffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。

在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。

在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。

内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V₁，内存条工作电压包括1.35V₂、0.675V，上电时序为0.9V→1.09V→1.35V₁&1.35V₂→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。

所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。