[发明专利]半导体装置

说明书

半导体装置包含积层体、柱状部、第一电荷蓄积部、及第二电荷蓄积部。所述积层体包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上或形成在衬底上的周边电路上所形成的平坦的源极线上。所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层。所述柱状部在所述积层体内沿着所述第一方向延伸。所述第一电荷蓄积部设置在所述第一电极层与所述柱状部之间。所述第二电荷蓄积部设置在所述第二电极层与所述柱状部之间。所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。

相关申请

本申请享有以美国临时专利申请62/376,740号(申请日：2016年8月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体装置。

背景技术

提出有一种三维构造的半导体存储装置，它是在多个电极层积层而成的积层体形成存储孔，在存储孔内设置柱状部，且在多个电极层与柱状部之间，分别沿积层体的积层方向设置着多个电荷蓄积部。为了半导体存储装置的大容量化，理想的是增加电极层的积层数。如果增加电极层的积层数，则难以形成在积层方向上具有均匀的直径的存储孔。存储孔的直径在积层方向上的偏差会导致电极层与通道之间的耦合比的偏差。

发明内容

实施方式提供一种能够抑制耦合比的偏差的半导体装置。

实施方式的半导体装置包含积层体、柱状部、第一电荷蓄积部、及第二电荷蓄积部。所述积层体包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上、或形成在衬底上的周边电路上所形成的平坦的源极线上。所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层。所述柱状部在所述积层体内沿着所述第一方向延伸。所述第一电荷蓄积部设置在所述第一电极层与所述柱状部之间。所述第二电荷蓄积部设置在所述第二电极层与所述柱状部之间。所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。

附图说明

图1是第一实施方式的半导体装置的存储单元阵列的示意立体图。

图2是第一实施方式的半导体装置的存储单元阵列的示意剖视图。

图3是沿着图2中的III-III线的示意剖视图。

图4是沿着图2中的IV-IV线的示意剖视图。

图5是例示柱状部的直径与耦合比的关系的曲线图。

图6～图13是表示第一实施方式的半导体装置的制造方法的示意剖视图。

图14是第一实施方式的半导体装置的存储单元阵列的示意立体图。

图15是第二实施方式的半导体装置的存储单元阵列的示意剖视图。

图16～图21是表示第二实施方式的半导体装置的制造方法的示意剖视图。

图22是第三实施方式的半导体装置的存储单元阵列的示意剖视图。

图23～图26是表示第三实施方式的半导体装置的制造方法的示意剖视图。

具体实施方式

以下，参照附图，对实施方式进行说明。在各附图中，对相同要素标注相同符号。实施方式的半导体装置为具有存储单元阵列的半导体存储装置。

＜第一实施方式＞

＜半导体装置＞

图1是第一实施方式的半导体装置的存储单元阵列的示意立体图。