[发明专利]一种碳化硅VDMOS器件有效
| 申请号: | 201710137017.5 | 申请日: | 2017-03-09 |
| 公开(公告)号: | CN106898652B | 公开(公告)日: | 2019-06-04 |
| 发明(设计)人: | 罗小蓉;张凯;孙涛;葛薇薇 | 申请(专利权)人: | 电子科技大学 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 葛启函 |
| 地址: | 611731 四川省*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 碳化硅 vdmos 器件 | ||
1.一种碳化硅VDMOS器件,包括栅极结构、源极结构、漏极结构、漂移区(7)和JFET区(8);其中漂移区(7)位于漏极结构之上,源极结构位于漂移区(7)之上,源极结构之间形成N型JFET区(8);
所述源极结构包括P型阱区(3)以及位于P型阱区上部的N型源区(4)和P型体接触区(5),所述N型源区(4)和P型体接触区(5)共同引出端为源极;N型源区(4)远离P型体接触区(5)一侧与P型阱区(3)边缘之间形成沟道区;
所述栅极结构覆盖于沟道区和JFET区(8)之上,所述栅极结构包括栅绝缘层(1)和位于栅绝缘层上的多晶硅或金属栅区(2),所述多晶硅或金属栅区(2)引出端为栅极;
所述漏极结构位于漂移区之下,包括N型漏区(6),所述N型漏区(6)引出端为漏极;
其特征是:
所述JFET区(8)的掺杂剂量从JFET区(8)和P型阱区(3)的接触面到JFET区(8)的中部逐渐降低。
2.根据权利要求1所述的一种碳化硅VDMOS器件,其特征在于,所述JFET区(8)从JFET区(8)和P型阱区(3)的接触面到JFET区(8)的中部依次形成1区、2区·······n区,其掺杂浓度按1区、2区·······n区的顺序递减,n≥2。
3.根据权利要求2所述的一种碳化硅VDMOS器件,其特征在于,所述1区、2区·······n区的结深是变化的,其结深按1区、2区·······n区顺序递减。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710137017.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





