[发明专利]一种3D NAND存储器件及其制造方法、封装方法

权利要求书

1.一种3D NAND存储器件，其特征在于，包括：

基底；

所述基底上的堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，

所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；

所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，堆叠层中的顶层金属层为顶层选择栅，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔；

设置在绝缘环外的栅线缝隙。

2.根据权利要求1所述的存储器件，其特征在于，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层且上两层金属层为顶层金属层阶梯结构；

第一区域、第四区域以及第三区域、第五区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；

通过所述顶层金属层阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。

3.根据权利要求1所述的存储器件，其特征在于，第一区域以及第三区域的堆叠层中设置有沿字线方向延伸至所述绝缘环的一对相互平行栅线缝隙，沿与栅线缝隙垂直的方向所述绝缘环的边界至少延伸到一对相互平行的栅线缝隙之外的区域；所述第一区域和第三区域的外侧为堆叠层的阶梯结构，通过所述堆叠层的阶梯结构将所述绝缘环两侧的平行的栅线缝隙之间的所述第一区域和第三区域的顶层选择栅电连接。

4.根据权利要求1所述的存储器件，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间的第二区域中，所述相互平行的相邻的栅线缝隙连续贯穿第一区域、第二区域和第三区域。

5.根据权利要求1所述的存储器件，其特征在于，所述绝缘环设置于相互平行的相邻的栅线缝隙之间，所述相互平行的相邻的栅线缝隙穿过第一区域、第二区域和第三区域，且至少有一条栅线缝隙在第二区域处具有间断区。

6.根据权利要求1所述的存储器件其特征在于，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。

7.根据权利要求1-6中任一项所述的存储器件，其特征在于，所述基底为第一衬底，所述第一衬底的背面设置有贯通第一衬底且与贯通接触孔连接的第一互联结构。

8.根据权利要求7所述的存储器件，其特征在于，还包括第二衬底，第二衬底中形成了CMOS器件电路以及键合层，所述第二衬底的键合层朝向第一衬底的正面，所述键合层将所述第一衬底和第二衬底粘合。

9.根据权利要求8所述的存储器件，其特征在于，在对应于存储区域的第一衬底的背面上形成有第一互联结构的衬垫。

10.根据权利要求1-6中任一项所述的存储器件，其特征在于，所述基底包括第三衬底及第三衬底之上的外延衬底，第三衬底中形成了CMOS器件电路以及第二互联结构，所述贯通接触孔进一步贯穿外延衬底至第三衬底中的第二互联结构。