[发明专利]用于双端口静态存储器的写辅助电路

说明书

技术领域

本发明涉及用于双端口静态存储器的写辅助电路。

背景技术

双端口静态存储器的存储单元设有两个端口，且存储单元一般配有栓锁电路、A端口字元线、A端口位元线、A端口反相位元线、B端口字元线、B端口位元线以及B端口反相位元线。

A端口位元线和A端口反相位元线可以在A端口字元线控制下将低电平可写入栓锁电路。当A端口位元线设为低电平（同时A端口反相位元线设为高电平），且A端口字元线设为高电平（同时B端口字元线设为低电平），则A端口位元线的低电平可写入栓锁电路。当A端口反相位元线设为低电平（同时A端口位元线设为高电平），且A端口字元线设为高电平（同时B端口字元线设为低电平），则A端口反相位元线的低电平可写入栓锁电路。

同理，B端口位元线和B端口反相位元线可以在B端口字元线控制下将低电平可写入栓锁电路。当B端口位元线设为低电平（同时B端口反相位元线设为高电平），且B端口字元线设为高电平（同时A端口字元线设为低电平），则B端口位元线的低电平可写入栓锁电路。当B端口反相位元线设为低电平（同时B端口位元线设为高电平），且B端口字元线设为高电平（同时A端口字元线设为低电平），则B端口反相位元线的低电平可写入栓锁电路。

但是，在A端口位元线或A端口反相位元线的低电平写入栓锁电路的时候（此时A端口字元线设为高电平），如果B端口字元线也被设为高电平，由于B端口位元线和B端口反相位元线的状态不确定，有可能会影响A端口位元线或A端口反相位元线的写入动作。

同理，在B端口位元线或B端口反相位元线的低电平写入栓锁电路的时候（此时B端口字元线设为高电平），如果A端口字元线也被设为高电平，由于A端口位元线和A端口反相位元线的状态不确定，有可能会影响B端口位元线或B端口反相位元线的写入动作。

发明内容

本发明的目的在于克服上述缺陷，提供一种用于双端口静态存储器的写辅助电路,可提高数据写入的可靠性。

为实现上述目的，本发明的技术方案是设计一种用于双端口静态存储器的写辅助电路，所述双端口静态存储器包括双端口存储单元，所述双端口存储单元包括：A端口字元线、A端口位元线、A端口反相位元线、B端口字元线、B端口位元线以及B端口反相位元线；

所述写辅助电路包括：将A端口位元线和B端口位元线锁定在低电平的位元线低电平锁定模块，将A端口反相位元线和B端口反相位元线锁定在高电平的反相位元线高电平锁定模块，将A端口反相位元线和B端口反相位元线锁定在低电平的反相位元线低电平锁定模块，将A端口位元线和B端口位元线锁定在高电平的位元线高电平锁定模块，A端口写入使能控制线，以及B端口写入使能控制线；

所述位元线低电平锁定模块包括：第一反相器、第一NMOS管、第二反相器以及第二NMOS管；第一反相器的输入端与A端口位元线连接，第一反相器的输出端与第一NMOS管的栅极连接，第一NMOS管的源极接地，第一NMOS管的漏极与B端口位元线连接；第二反相器的输入端与B端口位元线连接，第二反相器的输出端与第二NMOS管的栅极连接，第二NMOS管的源极接地，第二NMOS管的漏极与A端口位元线连接；

所述反相位元线高电平锁定模块包括：第一PMOS管、第二PMOS管、第三PMOS管以及第四PMOS管；第一PMOS管的栅极与A端口位元线连接，第一PMOS管的源极连接电压源，第一PMOS管的漏极与第二PMOS管的源极连接，第二PMOS管的栅极与A端口写入使能控制线连接，第二PMOS管的漏极与B端口反相位元线连接；第三PMOS管的栅极与B端口位元线连接，第三PMOS管的源极连接电压源，第三PMOS管的漏极与第四PMOS管的源极连接，第四PMOS管的栅极与B端口写入使能控制线连接，第四PMOS管的漏极与A端口反相位元线连接；

所述反相位元线低电平锁定模块包括：第三反相器、第三NMOS管、第四反相器以及第四NMOS管；第三反相器的输入端与A端口反相位元线连接，第三反相器的输出端与第三NMOS管的栅极连接，第三NMOS管的源极接地，第三NMOS管的漏极与B端口反相位元线连接；第四反相器的输入端与B端口反相位元线连接，第四反相器的输出端与第四NMOS管的栅极连接，第四NMOS管的源极接地，第四NMOS管的漏极与A端口反相位元线连接；