[发明专利]固态成像设备，控制固态成像设备的方法

说明书

固态成像设备包括：像素阵列单元，其具有以矩阵形式二维布置的多个像素和沿列方向布置的多个信号线；对应于各自的信号线提供的且将通过信号线从像素输出的模拟信号转换为数字信号A/D转换单元；以及切换单元，对下述通过每个信号线输出的模拟信号到数字信号的转换进行切换，该通过每个信号线输出的模拟信号到数字信号的转换使用对应于传送模拟信号的信号线提供的A/D转换单元和对应于不是传送模拟信号的信号线的信号线而提供的A/D转换单元的任一个。

本申请是申请日为2012年9月20日、申请号为201210352684.2、发明名称“固态成像设备，控制固态成像设备的方法以及程序”的发明专利申请的分案申请。

技术领域

本公开涉及包括像素阵列单元的固态成像设备、控制固态成像设备的方法，以及用于控制固态成像设备的程序，像素阵列单元具有以矩阵形式二维布置的多个像素和沿列方向布置的多个信号线，以及对应于每个信号线提供A/D(模拟/数字)转换单元，且该转换单元将通过信号线从像素输出的模拟信号转换为数字信号。

固态成像设备中的像素相加(adding)方法被认为是在像素的浮动扩散部分(以下称为FD)上的累加和输出像素的电荷的FD相加方法、通过读出线同时地读取多个像素信号并且使用连接到读出信号线的负载MOS电路相加该像素信号的源跟随器(sourcefollower)相加方法、使用列ADC电路中的计数器电路进行数字的相加(addition)的计数器相加方法，以及将多个电容器并联连接到列ADC电路中比较器的输入端以及相加多个垂直信号线的信号的容量相加方法。

将参照图29到图31B描述Bayer布置(Bayer arrangement)的抽取(decimation)读取中的像素相加。图29是说明当Bayer布置用作颜色滤色器阵列(color filter array)时使用列ADC电路进行的像素相加的例子的图。图30是图29中所示的列ADC电路中的像素相加时的时序图，并且图31A和图31B是当使用图29中所示的列ADC电路时的读出图像(readingimage)。

在图29中所示的Bayer布置中，用作亮度信号的主要分量的G滤色器(filter)在棋盘(checkerboard)形中以一个像素的间隔排布，R和B滤色器在棋盘形中以纵向和横向的一个像素的间距(pitch)排布在剩余的像素处，并且R和B滤色器排布为倾斜地偏离一个像素。图29所示的像素阵列由藉由通过浮动扩散部分(以下称为FD)连接垂直和水平2x2的四个像素而共享该FD的像素单元(以下称为FD共享像素单元)配置。

在图29中所示的配置中，进行了相加和相加求平均，例如，作为R1和R2，G1和G3，G2和G4，B1和B2，R3和R4，G5和G7，G6和G8，以及B3和B4，共享相同的垂直信号线，相同颜色的像素顺序地输入到垂直方向的列ADC电路，使用每列的列ADC电路进行A/D转换，并且然后由计数器进行相加和相加求平均(例如，参见日本未经审查的专利申请公开No.2006-033454)。

例如，如图30所示，首先，选择像素R1和像素R3，像素R1的像素信号输出到垂直信号线VSL1，且像素R3的像素信号输出到垂直信号线VSL2。然后选择像素R2和像素R4，像素R2的像素信号输出到垂直信号线VSL1，且像素R4的像素信号输出到垂直信号线VSL2。

即，像素R1和R2的像素信号顺序地输出到垂直信号线VSL1，且像素R3和R4的像素信号顺序地输出到垂直信号线VSL2。因此，像素R1和R2的像素信号都由计数器CNT1计数，且像素R3和R4的像素信号都由计数器CNT2计数。

类似地，剩余的像素被顺序地选择且输出到垂直信号线，且输出经受了计数器的计数相加的数字数据。

图31A是在列ADC电路中相加的状态下的读出图像，并且从列ADC电路输出的图像对应于其中抽取一半垂直方向上的像素的数目的情况下的状态。