[发明专利]基于三维可写存储器的可编程门阵列

说明书

技术领域

本发明涉及集成电路领域，更确切地说，涉及可编程门阵列。

背景技术

可编程门阵列属于半定制集成电路，即通过后端工艺或现场编程，实现对逻辑电路的定制化。美国专利4,870,302披露了一种可编程门阵列。它含有多个可编程逻辑单元（configurable logic element，或configurable logic block）和可编程连接（configurable interconnect，或programmable interconnect）。其中，可编程逻辑单元在设置信号控制下可以选择性地实现移位、逻辑非、AND（逻辑与）、OR（逻辑和）、NOR（和非）、NAND（与非）、XOR（异或）、+（算术加）、-（算术减）等功能；可编程连接在设置信号控制下可以选择性地实现两条互连线之间的连接、断开等功能。

目前，很多应用均涉及复杂数学函数的计算。复杂数学函数的例子包括超越函数，如指数（exp）、对数（log）、三角函数（sina、cos）等。为了保证执行速度，高性能应用要求用硬件来实现复杂数学函数。在现有的可编程门阵列中，复杂数学函数均通过来固化计算单元来实现。这些固化计算单元为硬核（hard block）的一部分，其电路已经固化、不能对其进行再配置。很明显，固化计算单元将限制可编程门阵列的进一步应用。为了克服这个困难，本发明将可编程门电路的概念推广，使固化计算单元可编程化。具体说来，可编程门电路除了含有可编程逻辑单元以外，还含有可编程计算单元。该可编程计算单元可以选择性地实现多种数学函数中的任何一种。

发明内容

本发明的主要目的是推广可编程门电路在复杂数学计算领域的应用。

本发明的另一目的是提供一种可编程门电路，不仅其逻辑功能可以被定制，其计算功能也可以被定制。

本发明的另一目的是提供一种计算能力更灵活、更强大的可编程门阵列。

本发明的另一目的是提供一种芯片面积更小、成本更低的可编程门阵列。

为了实现这些以及别的目的，本发明提出一种基于三维可写存储器（three-dimensional writable memory，简称为3D-W）的可编程门阵列。它含有一可编程计算单元阵列、一个可编程逻辑单元阵列和多个可编程连接。每个可编程计算单元含有至少一个3D-W阵列，该3D-W阵列存储一种数学函数的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需数学函数的LUT加载到3D-W阵列中；在计算阶段，通过查找LUT来获得基本数学函数的值。由于采用3D-W阵列，即使同一批次的芯片也可以实现不同的数学函数。而且，对于基于三维多次重复编程存储（3D-MTP）阵列的可编程门阵列，由于在不同时段可以对3D-MTP阵列加载不同数学函数的LUT，该可编程门阵列能实现可重构计算。在本发明中，复杂数学函数是指算术加（+）和算术减（-）以外的数学函数，包括指数、对数、三角函数等。

除了可编程计算单元，可编程门阵列还含有多个可编程逻辑单元和可编程连接。在实现过程中，复杂数学函数首先被分解为多个基本数学函数。然后针对每个基本数学函数设置对应的可编程计算单元，使其实现相应的基本数学函数。最后，通过设置可编程逻辑单元和可编程连接，实现所需的复杂数学函数。

采用3D-W来实现可编程门阵列有诸多优势。首先，由于3D-W存储容量大，它可以存储较大的LUT。其次，3D-W阵列之间可以实现三维集成，因此属于不同可编程计算单元的3D-W阵列可以相互堆叠在一起，以减少可编程门阵列所需的衬底面积。最后，由于3D-W阵列基本不占衬底面积，可编程逻辑单元和/或可编程连接可以集成在3D-W阵列下方，这样可以进一步减少可编程门阵列所需的衬底面积。

相应地，本发明提出一种可编程计算单元(100)，其特征在于含有：一含有晶体管的半导体衬底(0)；堆叠在该半导体衬底(0)上的一三维可写存储器（3D-W）阵列(110)，该3D-W阵列(110)存储一数学函数的至少部分查找表（LUT）；一设置信号(125)，当该设置信号(125)为“写”时，将一数学函数的值写入该3D-W阵列(110)；当该设置信号(125)为“读”时，从该3D-W阵列(110)中读出该数学函数的值。