[发明专利]一种基于三次样条插值的波形拟合方法及装置

说明书

技术领域

本发明涉及数据处理领域，特别涉及一种基于三次样条插值的波形拟合方法、装置及高速插补波形拟合器。

背景技术

数字存储测量仪器在快时基档位工作时，由于实时采样率往往不够，仅能采集信号的少数样点，为了重构信号，必须要进行插值。而插值的过程需要由FPGA(Field-Programmable Gate Array，现场可编程门阵列)硬件实现流水作业，从而达到较高的波形刷新率。目前常用的插值方法有最邻近插值、线性插值和正弦插值。

现有技术中，最邻近插值、线性插值和正弦插值只能对某些特定波形恢复得很好，最邻近插值、线性插值对矩形波和三角波有较好的效果，对正弦波的恢复效果较差，而正弦插值则正好相反。而三次样条插值对各类信号都有较好的恢复效果。但对于FPGA硬件实现波形高刷新率，要考虑计算效率问题，需要分若干模块运算，但现有的各三次样条插值单元往往存在首尾存在不连续的问题，难以实现FPGA流水作业。因此，如何解决三次样条插值的首尾边界不连续问题，实现FPGA流水作业，是现今亟需解决的问题。

发明内容

本发明的目的是提供一种基于三次样条插值的波形拟合方法、装置及高速插补波形拟合器，以使相邻的三次样条插值单元的首尾边界连续，实现FPGA流水作业操作，提升用户体验。

为解决上述技术问题，本发明提供一种基于三次样条插值的波形拟合方法，应用于高速插补波形拟合器，包括：

将相邻的两个三次样条插值单元中前一三次样条插值单元的尾端点与所述尾端点前第一预定个数的点和所述尾端点后第二预定个数的点拟合成多项式，以所述尾端点对应的一阶导数作为所述尾端点的第一边界条件；

将相邻的两个所述三次样条插值单元中后一三次样条插值单元的首端点与所述首端点前所述第一预定个数的点和所述首端点后所述第二预定个数的点拟合成多项式，以所述首端点对应的一阶导数作为所述首端点的第二边界条件；其中，所述尾端点和所述首端点为相邻的两个所述三次样条插值单元的相近点；

根据相等的所述第一边界条件和所述第二边界条件确定所述相近点的边界条件，连接相邻的两个所述三次样条插值单元。

可选的，所述将相邻的两个三次样条插值单元中前一三次样条插值单元的尾端点与所述尾端点前第一预定个数的点和所述尾端点后第二预定个数的点拟合成多项式，具体为：

其中，a为所述第一预定个数，b为所述第二预定个数。

可选的，所述根据相等的所述第一边界条件和所述第二边界条件确定所述相近点的边界条件，具体为：

所述第一边界条件等于所述第二边界条件相等等于

可选的，该方法还包括：

将相邻的两个所述三次样条插值单元中所述前一三次样条插值单元的首端点和所述后一三次样条插值单元的首端点均与自身前所述第一预定个数的点和自身后所述第二预定个数的点拟合成多项式。

可选的，所述第一预定个数和所述第二预定个数相等。

此外，本发明还提供了一种基于三次样条插值的波形拟合装置，应用于高速插补波形拟合器，包括：

第一处理模块，用于将相邻的两个三次样条插值单元中前一三次样条插值单元的尾端点与所述尾端点前第一预定个数的点和所述尾端点后第二预定个数的点拟合成多项式，以所述尾端点对应的一阶导数作为所述尾端点的第一边界条件；

第二处理模块，用于将相邻的两个所述三次样条插值单元中后一三次样条插值单元的首端点与所述首端点前所述第一预定个数的点和所述首端点后所述第二预定个数的点拟合成多项式，以所述首端点对应的一阶导数作为所述首端点的第二边界条件；其中，所述尾端点和所述首端点为相邻的两个所述三次样条插值单元的相近点；

连接模块，用于根据相等的所述第一边界条件和所述第二边界条件确定所述相近点的边界条件，连接相邻的两个所述三次样条插值单元。

可选的，所述第一处理模块拟合成的多项式，具体为：

其中，a为所述第一预定个数，b为所述第二预定个数。

可选的，该装置还包括：

第三处理模块，用于将相邻的两个所述三次样条插值单元中所述前一三次样条插值单元的首端点和所述后一三次样条插值单元的首端点均与自身前所述第一预定个数的点和自身后所述第二预定个数的点拟合成多项式。

本发明还提供了一种高速插补波形拟合器，包括：