[发明专利]高击穿电压的氮化镓高电子迁移率晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种高击穿电压的氮化镓高电子迁移率晶体管及其形成方法。

背景技术

由于能满足现代电子科技对高温、高频、高压、高功率以及抗辐射等高性能的要求，氮化镓(GaN)获得了人们极大的关注。GaN基高电子迁移率晶体管(HEMT)作为功率器件应用，是目前国际上大力发展的前沿热点技术，也是我国能源发展中迫切需要的关键电力电子技术的核心技术。

虽然GaN基HEMT本身理论击穿电压值很高，但是当前作为功率开关器件的GaN基HEMT耐高压能力远不及理论计算的击穿电压值，这极大地限制了其在高压大功率领域的应用。研究表明，GaN基HEMT击穿电压低的主要原因在于栅极电场集中效应和缓冲层的漏电，尤其是栅极电场集中效应：在截止状态下当器件承受源极-漏极间高电压后，栅极靠近漏极的一端会产生电场峰值使电场分布不均匀，从而造成器件的提前击穿。

目前，人们多利用在源区、栅区或漏区制作各种金属层场板结构来平滑表面电场分布来提高击穿电压。场板结构的方法在一定程度能提高击穿电压，但由于金属和氮化镓间的晶格失配和热应力失配，会额外引入缺陷和界面电荷陷阱，导致器件质量下降，影响器件的可靠稳定性。

因此，寻找提高GaN基HEMT功率器件的击穿电压的具体解决方案，充分发挥GaN基电子功率器件高压、大功率特点的技术具有深远意义。

发明内容

本发明所要解决的技术问题是，提供一种高击穿电压的氮化镓高电子迁移率晶体管及其形成方法，以提高所述高电子迁移率晶体管的击穿电压。

为了解决上述问题，本发明提供了一种高击穿电压的氮化镓高电子迁移率晶体管，包括：衬底；位于所述衬底上的氮化镓沟道层；位于所述氮化镓沟道层上的第一势垒层；位于所述第一势垒层上的栅极、源极和漏极，所述源极和漏极分别位于所述栅极的两侧；位于所述栅极与漏极之间的第一势垒层表面的第二势垒层，所述第二势垒层侧壁与所述栅极一侧侧壁连接，用于产生二维空穴气。

可选的，所述第二势垒层包括：位于所述第一势垒层表面的第一子层、位于所述第一子层表面的第二子层和位于所述第二子层表面的第三子层，所述第一子层和第二子层构成异质结，所述第三子层为P型掺杂。

可选的，所述衬底与氮化镓沟道层之间还具有成核层和位于所述成核层表面的缓冲层。

可选的，所述氮化镓沟道层与第一势垒层之间还具有插入层。

可选的，所述第一子层的材料为氮化铝、氮化镓或氮化铝镓；所述第二子层的材料为氮化镓、氮化铝或氮化铝镓；所述第三子层的材料为P型氮化镓、P型氮化铝或P型氮化铝镓；所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述第一势垒层的材料为氮化铝镓或氮化铝铟。

本发明还提供一种高电子迁移率晶体管的形成方法，包括：提供衬底；在所述衬底上依次形成氮化镓沟道层、位于所述氮化镓沟道层上的第一势垒层；在所述第一势垒层表面形成第二势垒层，所述第二势垒层用于产生二维空穴气；对所述第二势垒层进行刻蚀，暴露出第一势垒层的部分表面；在所述第一势垒层表面分别形成源极、漏极和栅极，所述栅极位于源极和第二势垒层之间，且所述栅极一侧侧壁与所述第二势垒层侧壁连接。

可选的，所述第二势垒层包括位于所述第一势垒层表面的第一子层、位于所述第一子层表面的第二子层和位于所述第二子层表面的第三子层，所述第一子层和第二子层构成异质结，所述第三子层为P型掺杂。

可选的，采用反应离子刻蚀工艺或感应耦合等离子刻蚀工艺刻蚀所述第二势垒层。

可选的，还包括：在所述衬底与氮化镓沟道层之间形成成核层和位于所述成核层表面的缓冲层；在所述氮化镓沟道层与第一势垒层之间形成插入层。

可选的，所述第一子层的材料为氮化铝、氮化镓或氮化铝镓；所述第二子层的材料为氮化镓、氮化铝或氮化铝镓；所述第三子层的材料为P型氮化镓、P型氮化铝或P型氮化铝镓；所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述第一势垒层的材料为氮化铝镓或氮化铝铟。

本发明的高电子迁移率晶体管在栅极与漏极之间具有第二势垒层，所述第二势垒层能够产生二维空穴气，来耗尽栅极和漏极漂移区沟道内的二维电子气，平滑沟道电场分布，从而提高所述高电子迁移率晶体管的击穿电压。

附图说明

图1为本发明一具体实施方式的高击穿电压的氮化镓高电子迁移率晶体管的形成方法的流程示意图；