[发明专利]与同步DDR协议可兼容的异步通信协议

说明书

提供了一种与同步DDR协议可兼容的异步通信协议。存储器模块包括：非易失性存储器；以及与存储器控制器接合的异步存储器接口。所述异步存储器接口可使用双数据速率(DDR)存储器通道的被改变用途的引脚来将异步数据发送到所述存储器控制器。所述异步数据可以是指示所述非易失性存储器的状态的装置反馈。

本申请要求于2016年3月3日提交的第62/303,349号美国临时专利申请以及2016年6月8日提交的第62/347,569号美国临时专利申请的优先权和权益，所述申请的公开通过引用其全部内容合并于此。

技术领域

本公开总体上涉及存储器系统，更具体地，涉及一种与标准同步双数据速率(DDR)协议可兼容的异步通信协议。

背景技术

动态随机存取存储器(DRAM)模块(诸如双数据速率(DDR)同步动态随机存取存储器(SDRAM))使用同步通信协议(即，DDR协议)。存储器控制器负责同步时序、控制和从/到DRAM的数据移动。在这方面，DRAM是一种从设备并且DRAM仅向存储器控制器提供有限的反馈。

未来的存储器接口可以是事务性的接口(transactional interface)。事务性的接口能够支持并置于存储器通道上的非易失性存储器和易失性存储器两者作为主存储器。然而，事务性的接口涉及可变时序，并且从存储器通道装置期望更多反馈。因此，需要一种支持存储器模块的基于事务的异步通信协议，其中，所述存储器模块包括可向存储器控制器提供装置反馈的非易失性存储器或非易失性存储器和易失性存储器两者。

发明内容

根据一个实施例，一种存储器包括：非易失性存储器；以及与存储器控制器进行接合的异步存储器接口。所述异步存储器接口可使用双数据速率(DDR)存储器通道的被改变用途的引脚来将异步数据发送到所述存储器控制器。

根据另一实施例，一种系统包括：存储器控制器；包括非易失性存储器的存储器模块；以及所述存储器控制器和所述存储器模块之间的异步存储器接口。所述异步存储器接口可使用DDR存储器通道的被改变用途的引脚来将所述存储器模块的装置反馈发送到所述存储器控制器。

根据另一实施例，一种方法包括：在存储器控制器和存储器模块之间提供异步存储器接口，其中，所述存储器模块包括非易失性存储器；使用双数据速率(DDR)存储器通道的被改变用途的引脚来将所述存储器模块的装置反馈发送到所述存储器控制器。

包括事件的实施和组合的各种新颖细节的上述和其他优选特征现在将参照附图被更具体地描述并且在权利要求中被指出。应该清楚的是，此处描述的具体系统和方法仅通过图解的方式被示出而不是作为限制被示出。如本领域的技术人员将理解的，此处描述的原理和特征可在不脱离本公开的范围的情况下在各种大量的实施例中被采用。

附图说明

作为本说明书的一部分而被包括的附图示出当前优选实施例，并且连同上文给出的总体描述和下文给出的优选实施例的详细描述而用于解释和教导此处描述的原理。

图1示出根据一个实施例的示例异步通信协议；

图2A示出使用标准DDR协议的读取周期的时序图；

图2B示出根据一个实施例的使用扩展RAS-CAS协议的示例读取周期的时序图；

图3A示出根据一个实施例的示例读取周期的时序图；

图3B示出根据一个实施例的示例写入周期的时序图；

图3C示出根据另一实施例的示例读取状态周期的时序图；

图3D示出根据一个实施例的示例SEND(发送)周期的时序图；

图3E示出根据一个实施例的显示各种命令的定义的表；

图4示出根据一个实施例的按通道的存储器控制器的引脚；