[发明专利]基于三维印录存储器的可编程门阵列

说明书

为了弥补传统门阵列只能实现逻辑编程的缺陷，本发明提出一种基于三维印录存储器（3D‑P）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有多个3D‑P阵列，每个3D‑P阵列存储一种基本复杂计算的查找表（LUT）。每个计算单元还含有一个可编程连接，用于在多个LUT中选择所需基本复杂计算的LUT，从而实现复杂计算的编程，即同一硬件在设置信号控制下可以选择性地实现不同的复杂计算功能。

技术领域

本发明涉及集成电路领域，更确切地说，涉及可编程门阵列。

背景技术

可编程门阵列属于半定制集成电路，在一个芯片上把多个可编程逻辑单元排列成阵列形式，然后通过后端工艺或现场编程，实现对逻辑电路的定制化。美国专利4,870,302披露了一种现场编程门阵列（FPGA）。它含有多个可编程逻辑单元（configurable logicarray或configurable logic element）和可编程连接（programmable interconnect）。其中，可编程逻辑单元在设置信号控制下可以选择性地实现移位、逻辑非、AND（逻辑与）、OR（逻辑和）、NOR（和非）、NAND（与非）、XOR（异或）、+（算术加）、-（算术减）等功能；可编程连接在设置信号控制下可以选择性地实现两条互连线之间的连接、断开等功能。现有的可编程门阵列只能实现逻辑编程，最多可实现简单算术（如加减法）的编程，即同一硬件在设置信号控制下可以选择性地实现不同的逻辑（或简单算术）功能。遗憾的是，现有的可编程门阵列尚无法实现复杂计算的编程，即同一硬件在设置信号控制下可以选择性地实现不同的复杂计算（如指数、对数、sin、cos等）功能。

发明内容

本发明的主要目的是同一硬件在设置信号控制下可以选择性地实现不同复杂计算功能。

本发明的另一目的是提供一种用户能设置所需复杂计算的可编程门阵列。

本发明的另一目的是提供一种计算能力更灵活的可编程门阵列。

本发明的另一目的是提供一种计算能力更强大的可编程门阵列。

本发明的另一目的是强化传统门阵列和FPGA的计算能力。

为了实现这些以及别的目的，本发明提出一种基于三维印录存储器（3D-P）的可编程门阵列。它含有多个可编程计算单元，每个可编程计算单元含有多个存储阵列，每个存储阵列存储一种基本复杂计算的查找表（LUT）。每个计算单元还含有一个可编程连接，用于在多个LUT中选择所需基本复杂计算的LUT，从而实现复杂计算的编程，即同一硬件在设置信号控制下可以选择性地实现不同的基本复杂计算功能。在本发明中，复杂计算是指除加减法以外的计算，包括指数、对数、sin、cos等计算。

对于高性能可编程计算单元来说，3D-P尤其适合存储LUT。3D-P是三维存储器（3D-M）的一种，其存储的信息是在工厂生产过程中采用非电方式录入的，这些信息是永久固定的，出厂后不能改变。由于3D-P存储元不需要实现电编程，它可以承受较大的读电压和读电流（可写的3D-M由于需要实现电编程，其读电压不能超过编程电压）。因此，3D-P的读速度可以达到10ns级（远快于可写的3D-M）。

一个可编程计算单元含有多个3D-P阵列，每个3D-P阵列存储一种基本复杂计算的LUT，如第一3D-P阵列存储log()的LUT，第二3D-P阵列存储exp()的LUT，第三3D-P阵列存储log[sin()]的LUT，第四3D-P阵列存储log[cos()]的LUT… 通过设置可编程连接，用户可决定可编程计算单元能实现的基本复杂计算功能。如可编程计算单元的输入与第二3D-P阵列电耦合，则可编程计算单元实现exp()计算。

除了可编程计算单元，可编程门阵列还含有多个可编程逻辑单元。在实现过程中，每种复杂计算首先被分解为多个基本复杂计算。然后针对每个基本复杂计算，设置对应的可编程计算单元，使其实现相应的基本复杂计算。最后，通过设置可编程逻辑单元和可编程连接，完成所需的复杂计算。