[发明专利]半导体封装件及半导体封装件的制造方法有效
申请号: | 201710115495.6 | 申请日: | 2017-02-28 |
公开(公告)号: | CN107170716B | 公开(公告)日: | 2022-05-27 |
发明(设计)人: | 铃原将文 | 申请(专利权)人: | 安靠科技日本公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/495;H01L21/56 |
代理公司: | 北京寰华知识产权代理有限公司 11408 | 代理人: | 林柳岑 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 制造 方法 | ||
本发明提供改善了外部连接端子的侧面的焊料润湿性的半导体封装件及其制造方法。本发明的半导体封装件的特征在于包括:管芯焊盘;多个外部连接端子,配置于所述管芯焊盘的周边;半导体芯片,配置于所述管芯焊盘的上部面,并与所述多个外部连接端子电连接;以及密封部件,用于掩埋所述管芯焊盘、所述多个外部连接端子及所述半导体芯片,并使所述多个外部连接端子各个的外侧端部露出,所述多个外部连接端子的各个在所述外侧端部的侧面包括第一区域,在所述第一区域中施有镀层。
技术领域
本发明涉及半导体封装件及半导体封装件的制造方法。尤其涉及四方扁平无引线封装(QFN)型的半导体封装件(Quad Flat Non-Lead Package)及半导体封装件的制造方法。
背景技术
以往,在移动电话或智能电话等的电子设备中,已知在引线框架上搭载IC(集成电路)芯片等的半导体装置的半导体封装件。通常,这种半导体封装件采用的结构如下:在引线框架上经由粘接层接合IC芯片等的半导体装置,并利用密封体(密封用树脂材料)覆盖该半导体装置,来保护半导体装置。
近年来,已开发了在半导体封装件的四边及下部面上设置有连接端子的QFN型的半导体封装件(例如专利文献1)。
(现有技术文献)
(专利文献)
专利文献1:日本特开2001-189410号公报
发明内容
(技术问题)
关于以往的QFN型的半导体封装件,对连接端子的下部面实施了镀敷。另一方面,连接端子的侧面则未实施镀敷,而是露出了铜(Cu)。由此,当利用焊料将半导体封装件搭载至印刷电路板等时,连接端子的侧面与下部面相比焊料润湿性低。因此,在以往的半导体封装件中难以形成良好的填角(fillet,焊料填角)。
鉴于这种问题,本发明的一个实施方式的目的在于提供一种连接端子的侧面的焊料润湿性得到改善的半导体封装件及其制造方法。
根据本发明的一个实施方式,提供一种半导体封装件,其特征在于包括:管芯焊盘(die pad);多个外部连接端子,配置于所述管芯焊盘的周边;半导体芯片,配置于所述管芯焊盘的上部面,并与所述多个外部连接端子电连接;以及密封部件,用于掩埋所述管芯焊盘、所述多个外部连接端子及所述半导体芯片,并使所述多个外部连接端子各个的外侧端部露出,所述多个外部连接端子的各个在所述外侧端部的侧面包括第一区域,在所述第一区域中施有镀层。
根据本发明的一个实施方式,提供一种半导体封装件的制造方法,包括如下步骤:准备引线框架,所述引线框架的特征在于,具备要单片化为多个半导体封装件的多个区域,所述多个区域各个包括管芯焊盘、配置于所述管芯焊盘的周边的多个外部连接端子、连接于所述管芯焊盘并连接所述多个外部连接端子的外侧端部第一连结部、以及连接所述多个外部连接端子的内侧端部的第二连结部,所述第二连结部从上部面被减薄;在所述引线框架的上部面的所述管芯焊盘上配置与所述多个外部端子电连接的半导体芯片;形成用于掩埋所述管芯焊盘、所述多个外部连接端子及所述半导体芯片,并使所述多个外部连接端子各个的外侧端部露出的密封部件;利用模具加工,形成用于将所述多个外部连接端子及所述第一连结部的连结部去除的第一开口部;利用向所述引线框架供给电流的电解镀敷处理,在露出了所述引线框架的区域中形成镀层;形成从所述引线框架的下部面将所述多个外部连接端子及所述第二连结部分离的槽部;以及利用模具加工,单片化为所述多个半导体封装件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安靠科技日本公司,未经安靠科技日本公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710115495.6/2.html,转载请声明来源钻瓜专利网。