[发明专利]使用并行化日志列表重放分区逻辑到物理数据地址转换表

权利要求书

1.一种使用并行化日志列表重放分区逻辑到物理数据地址转换表的方法，包括：

由处理器形成表，所述表包括两个或更多个映射，每个映射与数据存储设备的对应逻辑地址和对应物理地址相关联；

由所述处理器标识多个逻辑区域，所述多个逻辑区域包括所述表内的第一逻辑区域和所述表内的第二逻辑区域，

其中，所述第一逻辑区域和所述第二逻辑区域中的每一者都包括所述表的一个或多个映射，并且

其中，所述第一逻辑区域的所述一个或多个映射关于所述第二逻辑区域的所述一个或多个映射相互排斥；

由所述处理器形成与所述第一逻辑区域相关联的第一日志列表，所述第一日志列表指示与包括在所述第一逻辑区域中的所述一个或多个映射相关联的一个或多个映射更新；

由所述处理器形成与所述第二逻辑区域相关联的第二日志列表，所述第二日志列表指示与包括在所述第二逻辑区域中的所述一个或多个映射相关联的一个或多个映射更新；以及

由所述处理器同时重放所述第一日志列表的一部分和所述第二日志列表的一部分以便更新所述表。

2.如权利要求1所述的方法，

其中，所述数据存储设备的控制器包括所述处理器，并且

其中，重放所述第一日志列表的所述部分和所述第二日志列表的所述部分响应于由所述控制器检测所述数据存储设备的上电。

3.如权利要求1所述的方法，其中，标识所述第一逻辑区域和所述第二逻辑区域包括：

由所述处理器确定所述两个或更多个映射的第一子集与第一组逻辑地址相关联；

由所述处理器确定所述两个或更多个映射的第二子集与不同的第二组逻辑地址相关联；

由所述处理器向所述第一逻辑区域分配所述第一子集；以及

由所述处理器向所述第二逻辑区域分配所述第二子集。

4.如权利要求3所述的方法，进一步包括：

由所述处理器基于表示连续逻辑地址块的所述第一组逻辑地址来标识所述第一组逻辑地址。

5.如权利要求4所述的方法，进一步包括：

由所述处理器确定所述表内待标识逻辑区域总数；以及

由所述处理器基于所述表中的条目总数以及所述表内所述待标识逻辑区域总数来确定要包括在所述第一子集中的逻辑地址总数。

6.如权利要求3所述的方法，进一步包括：

由所述处理器基于所述第一组中的每个逻辑地址的对应索引来标识所述第一组逻辑地址，当所述对应索引除以所述表内待标识逻辑区域总数时产生相同余数。

7.如权利要求1所述的方法，其中，同时重放所述第一日志列表的所述部分和所述第二日志列表的所述部分包括：

由第一处理器核重放所述第一日志列表的所述部分；以及

由第二处理器核重放所述第二日志列表的所述部分。

8.如权利要求1所述的方法，进一步包括：由所述处理器确定所述表中待标识逻辑区域总数，从而使得所述逻辑区域总数基于与所述处理器相关联的处理核总数。

9.如权利要求1所述的方法，其中，形成所述第一日志列表包括由所述处理器按时间顺序记录与包括在所述第一逻辑区域中的所述一个或多个映射相关联的所述一个或多个映射更新。