[发明专利]一种像素驱动电路及其驱动方法、显示装置

权利要求书

1.一种像素驱动电路，包括驱动晶体管、存储电容和发光元件，其特征在于，还包括第一控制模块和第二控制模块；

所述第一控制模块的第一控制端与第一脉冲信号端子相连，所述第一控制模块的第二控制端与第二脉冲信号端子相连，所述第一控制模块的第一输入端与供电信号端子以及所述驱动晶体管的源极相连，所述第一控制模块的第二输入端与初始信号端子相连，所述第一模块的第三输入端与数据线相连，所述第一模块的第四输入端与所述驱动晶体管的漏极相连，所述第一控制模块的第一输出端与所述存储电容的第一极板相连，所述第一控制模块的第二输出端与所述存储电容的第二极板以及所述驱动晶体管的栅极相连；

所述第一控制模块用于：在所述第一脉冲信号端子输入的第一脉冲信号的驱动下，控制所述驱动晶体管导通；在所述第二脉冲信号端子输入的第二脉冲信号的驱动下，对所述数据线输入的数据信号以及所述驱动晶体管的阈值电压信号进行采样；

所述第二控制模块的控制端与第三脉冲信号端子相连，所述第二控制模块的第一输入端与所述第一脉冲信号端子或所述第二脉冲信号端子相连，所述第二控制模块的第二输入端与所述驱动晶体管的漏极相连，所述第二控制模块的第一输出端与所述存储电容的第一极板相连，所述第二控制模块的第二输出端与所述发光元件相连；

所述第二控制模块用于：在所述第三脉冲信号端子输入的第三脉冲信号的驱动下，控制所述第一脉冲信号或所述第二脉冲信号传输至所述存储电容的第一极板，稳定所述第一极板的电压，并控制所述发光元件发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一控制模块包括：

初始化单元，所述初始化单元的控制端与所述第一脉冲信号端子相连，所述初始化单元的第一输入端与供电信号端子以及所述驱动晶体管的源极相连，所述初始化单元的第二输入端与初始信号端子相连，所述初始化单元的第一输出端与所述存储电容的第一极板相连，所述初始化单元的第二输出端与所述存储电容的第二极板以及所述驱动晶体管的栅极相连；

采样单元，所述采样单元的控制端与所述第二脉冲信号端子相连，所述采样单元的第一输入端与数据线相连，所述采样单元的第二输入端与所述驱动晶体管的漏极相连，所述采样单元的第一输出端与所述存储电容的第一极板相连，所述采样单元的第二输出端与所述存储电容的第二极板以及所述驱动晶体管的栅极相连。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述初始化单元包括：

第一晶体管，所述第一晶体管的栅极与所述第一脉冲信号端子相连，所述第一晶体管的源极与所述供电信号端子以及所述驱动晶体管的源极相连，所述第一晶体管的漏极与所述存储电容的第一极板相连；

第二晶体管，所述第二晶体管的栅极与所述第一脉冲信号端子相连，所述第二晶体管的漏极与所述初始信号端子相连，所述第二晶体管的源极与所述存储电容的第二极板以及所述驱动晶体管的栅极相连。

4.根据权利要求2所述的像素驱动电路，其特征在于，所述采样单元包括：

第三晶体管，所述第三晶体管的栅极与所述第二脉冲信号端子相连，所述第三晶体管的源极与所述数据线相连，所述第三晶体管的漏极与所述存储电容的第一极板相连；

第四晶体管，所述第四晶体管的栅极与所述第二脉冲信号端子相连，所述第四晶体管的源极与所述驱动晶体管的漏极相连，所述第四晶体管的漏极与所述存储电容的第二极板以及所述驱动晶体管的栅极相连。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述第二控制模块包括：

稳压单元，所述稳压单元的控制端与所述第三脉冲信号端子相连，所述稳压单元的输入端与所述第一脉冲信号端子或所述第二脉冲信号端子相连，所述稳压单元的输出端与所述存储电容的第一极板相连；

导通单元，所述导通单元的控制端与所述第三脉冲信号端子相连，所述导通单元的输入端与所述驱动晶体管的漏极相连，所述导通模块的输出端与所述发光元件相连。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述稳压单元包括：

第五晶体管，所述第五晶体管的栅极与所述第三脉冲信号端子相连，所述第五晶体管的源极与所述第一脉冲信号端子或所述第二脉冲信号端子相连，所述第五晶体管的漏极与所述存储电容的第一极板相连。