[发明专利]一种用EPLD加载多片FPGA的方法及系统

说明书

技术领域

本发明属于通信技术领域，具体涉及一种用EPLD加载多片FPGA的方法及系统。

背景技术

在FPGA(Field-Programmable Gate Array，现场可编程门阵列)开发中，常常遇到需要通过EPLD(Erasable Programmable Logic Device，可擦除可编辑逻辑器件)给多片FPGA升级的情况，目前的EPLD给多片FPGA升级的技术都是系统上电自动配置，EPLD默认对所有挂载的FPGA进行顺序加载配置，如果用户只想升级加载某一部分FPGA则无法实现。

发明内容

针对现有技术中的缺陷，本发明提出了一种用EPLD加载多片FPGA的方法及系统，通过CPU操作EPLD中的配置使能寄存器，实现多片FPGA的选择性加载。

具体的，本发明提出了一种用EPLD加载多片FPGA的方法，包括：

将多个FPGA镜像文件存储到闪存指定的地址段；

在FPGA的各组电源均上电后，通过EPLD控制所述闪存复位初始化，将所述闪存的读写方式设置为同步读数据模式；

通过EPLD根据配置使能寄存器的数据，片选FPGA；

通过EPLD产生配置控制信号时序，读取所述闪存对应的镜像数据，产生配置数据流和时钟信号来配置片选的FPGA。

进一步地，所述“将多个FPGA镜像文件存储到闪存指定的地址段”具体包括：

通过EPLD将闪存的读写方式设置为同步写数据模式；

通过CPU接收FPGA镜像文件并通过增强型串行外设接口发送给EPLD；

EPLD将接收到的文件写入闪存指定的地址段。

进一步地，所述“通过EPLD根据配置使能寄存器的数据，片选FPGA”具体包括：

判断所述配置使能寄存器的最高位是否为1；

当所述配置使能寄存器的最高位为1时，通过EPLD控制所有的FPGA按顺序逐一进行片选配置；当所述配置使能寄存器的最高位不为1时，依次判断所述配置使能寄存器的余下各位是否置为1；

当检测到余下某位为1时，控制与被检测位连接的FPGA被片选配置。

更进一步地，所述配置使能寄存器的位数为N时,所述EPLD能挂载的FPGA的最大片数为N-1。

进一步地，所述配置使能寄存器在自动配置模式下通过EPLD对所述配置使能寄存器自加1实现片选配置，在手动配置模式下由CPU写所述配置使能寄存器实现片选配置。

进一步地，所述方法还包括，检测需要加载的FPGA是否加载完毕，当检测到需要加载的FPGA全部加载完毕后，通过EPLD释放FPGA的复位信号，使系统进入正常的工作模式；否则继续执行加载操作。

进一步地，所述闪存包括Nor Flash和Nand Flash。

本发明又提出了一种用EPLD加载多片FPGA的系统，包括：

存储模块，用于将多个FPGA镜像文件存储到闪存指定的地址段；

设置模块，用于在FPGA的各组电源均上电后，通过EPLD控制所述闪存复位初始化，将所述闪存的读写方式设置为同步读数据模式；

片选模块，用于通过EPLD根据配置使能寄存器的数据，片选FPGA；

加载模块，用于通过EPLD产生配置控制信号时序，读取所述闪存对应的镜像数据，产生配置数据流和时钟信号来配置片选的FPGA。

进一步地，所述存储模块具体包括：

闪存读写设置模块，用于通过EPLD将所述闪存的读写方式设置为同步写数据模式；

通信模块，用于通过CPU接收FPGA镜像文件并通过增强型串行外设接口发送给EPLD；

写入模块，用于通过EPLD将接收到的文件写入闪存指定的地址段。

进一步地，所述系统还包括片选完成检测模块，用于检测需要加载的FPGA是否加载完毕，当检测到需要加载的FPGA全部加载完毕后，通过EPLD释放FPGA的复位信号，使系统进入正常的工作模式；否则继续执行加载操作。

采用本发明的技术方案，与已有的公知技术相比，具有如下有益效果：

(1)既可上电自动配置也支持手动配置,从而实现对多片FPGA的灵活配置。

(2)同步时钟配置模式下，输出的时钟频率可调高，减少了对FPGA芯片进行配置的时间。

附图说明