[发明专利]含有高于衬底解码级的紧凑型三维存储器

说明书

紧凑型三维存储器（3D‑M_C）的高于衬底解码级可以是层内解码级、层间解码级、或及其组合。对于层内解码级，同一存储层中的地址线可以共享同一接触通道孔；对于层间解码级，不同存储层中的地址线可以共享同一接触通道孔。

技术领域

本发明涉及集成电路存储器领域，更确切地说，涉及三维存储器（3D-M）。

背景技术

三维存储器（3D-M）是一种单体（monolithic）半导体存储器，它含有多个相互堆叠的存储元（也被称为存储器件）。3D-M包括三维只读存储器（3D-ROM）和三维随机读取存储器（3D-RAM）。3D-ROM可以进一步划分为三维掩膜编程只读存储器（3D-MPROM）和三维电编程只读存储器（3D-EPROM）。基于其编程机制，3D-M可以含有memristor、resistive random-access memory（RRAM或ReRAM）、phase-change memory（PCM）、programmablemetallization memory（PMM）、或conductive-bridging random-access memory（CBRAM）等。

美国专利5,835,396披露了一种3D-M（3D-ROM）（图1A）。它含有一半导体衬底0以及位于其上的衬底电路0K。一层平面化的绝缘介质0d覆盖衬底电路0K。在绝缘介质层0d之上形成第一存储层10，接着在第一存储层10之上形成第二存储层20 。第一和第二存储层10、20通过接触通道孔13a、23a与衬底电路0K耦合。每个存储层（如10、20）含有多条顶地址线（即y地址线，如12a-12d、22a-22d）、多条底地址线（即x地址线，如11a、21a）和多个位于顶地址线和底地址线交叉处的存储器件（如1aa-1ad、2aa-2ad）。

每个存储层（如20）含有至少一存储阵列（如200A）。存储阵列200A是在存储层20中至少共享一条地址线的所有存储器件2aa-2ad的集合。在一个存储阵列200A中，所有地址线21a、22a-22d均是连续的；在相邻存储阵列中，地址线不连续。另一方面，一个3D-M芯片含有多个存储块100。图1A中的结构就是存储块100的一部分。存储块100最上面的存储层仅含有一个存储阵列200A。换句话说，在存储块100的最顶存储层20中，所有地址线21a、22a-22d均是连续的，其边缘均在存储块100的边缘附近。

每个存储器件是一种含有至少两种状态的二端口器件。常用的存储器件包括二极管或类二极管器件。具体说来，存储器件1aa含有一可编程膜和一二极管膜（图1A）。可编程膜的状态可以在制造过程中或制造完成后改变；二极管膜的电气特征与二极管类似。注意到，可编程膜和二极管可以合并成一层膜（参见美国专利8,071,972）。 存储器件1aa的符号在图1B中用二极管和电容来表示。由于存储器件1aa形成在地址线11a、12a的交叉处，存储阵列100A是一个交叉点阵列。

在本说明书中，二极管泛指任何具有如下特征的二端口器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。二极管在美国专利5,835,396中又被称为准导通膜。二极管的例子包括半导体二极管（如p-i-n硅二极管等，参见Crowley等著《512Mb PROM with 8 Layers of Antifuse/DiodeCells》，2003年国际固态电路会议，图16.4.1）和金属氧化物二极管（如氧化钛二极管、氧化镍二极管等，参见Chevallier等著《A 0.13um 64Mb Multi-Layered Conductive Metal-Oxide Memory》，2010年国际固态电路会议，图14.3.1）等。虽然Chevallier中的金属氧化物膜具有几乎对称的I-V特性（金属氧化物膜在正反两个方向都可以导电），由于其I-V特性是指数型的，该金属氧化物仍被认为是二极管。