[发明专利]一种肖特基势垒接触的沟槽型超势垒整流器及其制造方法

说明书

技术领域

本发明涉及功率半导体电力电子器件技术领域，具体是一种肖特基势垒接触的沟槽型超势垒整流器及其制造方法。

背景技术

功率半导体整流器，广泛应用于功率转换器和电源中。两种基本结构的功率半导体整流器是PIN功率整流器和肖特基势垒整流器。

其中PIN功率整流器正向压降大，反向恢复时间长，但漏电较小，并且具有优越的高温稳定性，主要应用于300V以上的中高压范围。

肖特基势垒整流器主要应用于200V以下的中低压范围，其正向压降小，反向恢复时间短，但反向漏电流较高，高温可靠性较差。结势垒控制整流器(JBS)和混合PIN/肖特基整流器(MPS)，结合了PIN功率整流器和肖特基势垒功率整流器的优点，是适用于中高压范围的常用整流器结构。

超势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100V以下的应用中具有明显的竞争优势。

已经公开的典型的超势垒整流器有多种结构和相应的制造方法，但其器件结构和制造工艺相对较复杂、不能更加灵活的调节正向导通能力和反向漏电流水平之间的优化关系。

发明内容

本发明的目的是解决现有技术中，超势垒整流器器件结构和制造工艺相对较复杂、不能更加灵活的调节正向导通能力和反向漏电流水平之间的优化关系的缺点。

为实现本发明目的而采用的技术方案是这样的，一种肖特基势垒接触的沟槽型超势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第二导电类型埋层、栅介质层、栅电极层、肖特基势垒接触区和上电极层。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。

所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。

所述第二导电类型埋层浮空于轻掺杂第一导电类型外延层内部。

所述栅介质层嵌入于轻掺杂第一导电类型外延层之上的部分表面,所述栅介质层呈U型结构。

所述栅电极层覆盖于栅介质层的U型内部。

所述肖特基势垒接触区覆盖于第二导电类型体区之上。

所述上电极层覆盖于栅介质层、栅电极层和肖特基势垒接触区之上。

一种肖特基势垒接触的沟槽型超势垒整流器，其特征在于：包括下电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第二导电类型埋层、栅介质层、肖特基势垒接触区和上电极层。

所述重掺杂第一导电类型衬底层覆盖于下电极层之上。

所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。

所述第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述第二导电类型体区与U型栅介质层外部侧壁的部分区域相连。

所述第二导电类型埋层浮空于轻掺杂第一导电类型外延层内部。

所述栅介质层嵌入于轻掺杂第一导电类型外延层之上的部分表面,所述栅介质层呈U型结构。

所述肖特基势垒接触区覆盖于第二导电类型体区之上。

所述上电极层覆盖于栅介质层和肖特基势垒接触区之上。

进一步，还包括第二导电类型保护环及结终端区，所述第二导电类型保护环及结终端区为闭合状的环形结构。环形包围的中间区域为有源区。

进一步，所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与所述第二导电类型保护环及结终端区可以接触，也可以不接触。

进一步，所述第二导电类型埋层与U型栅介质层的底部相连。所述第二导电类型埋层和所述栅介质层均由一个或者多个重复的结构单元构成。

一种肖特基势垒接触的沟槽型超势垒整流器的制作方法，其特征在于，包括以下步骤：

1)准备重掺杂第一导电类型衬底层。

2)形成轻掺杂第一导电类型外延层。

3)形成第二导电类型体区。

4)刻蚀硅槽。

5)形成第二导电类型埋层。

6)形成栅介质层。

7)形成栅电极层。

8)形成肖特基势垒接触区。

9)形成上电极层和下电极层。

进一步，还包括形成第二导电类型保护环及结终端区的步骤。

进一步，所述步骤6)中的栅介质层包括二氧化硅材料或氮氧化硅。