[发明专利]移位寄存器、栅极驱动电路、显示面板及驱动方法

说明书

技术领域

本公开的实施例涉及一种移位寄存器、栅极驱动电路、显示面板及驱动方法。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。栅极驱动电路基板(Gate-driver on Array，GOA)技术是通过光刻工艺将栅极驱动电路直接集成在显示装置的阵列基板上，GOA电路通常包括多个级联的移位寄存器，每个移位寄存器均对应一行栅线(例如，每个移位寄存器给一行栅线提供扫描驱动信号)，以实现对显示面板的扫描驱动。这种集成技术可以节省栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的空间，从而实现显示面板的窄边框，同时可以降低产品成本、提高产品的良率。

GOA的可靠性直接影响到显示面板的可靠性，因此，如何提高GOA的可靠性也成为研究的重点之一。

发明内容

本公开的实施例提供一种移位寄存器，包括：输入电路，与上拉节点连接，被配置为将第一时钟信号写入所述上拉节点；输出电路，与所述上拉节点及输出端分别连接，被配置为将第二时钟信号写入所述输出端；复位电路，与所述上拉节点连接，被配置为将第三时钟信号写入所述上拉节点；上拉节点下拉电路，与所述上拉节点、第一下拉节点、第二下拉节点及第一电源端分别连接；第一控制电路，被配置为响应于第一控制信号将第四时钟信号写入所述第一下拉节点、将第一电源电压写入所述第二下拉节点，以及响应于所述上拉节点的电压将所述第一电源电压写入所述第一下拉节点；第二控制电路，被配置为响应于第二控制信号将所述第四时钟信号写入所述第二下拉节点、将所述第一电源电压写入所述第一下拉节点，以及响应于所述上拉节点的电压将所述第一电源电压写入所述第二下拉节点；输出下拉电路，与所述输出端、所述第一下拉节点、所述第二下拉节点及所述第一电源端分别连接；第一存储电路，与所述上拉节点及所述输出端分别连接，其中，所述第一控制信号和所述第二控制信号互为反向信号。

例如，在本公开实施例提供的移位寄存器中，所述输入电路包括第一晶体管，所述第一晶体管的第一极与第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的栅极与输入端连接以接收输入信号，所述第一晶体管的第二极与所述上拉节点连接；所述输出电路包括第二晶体管，所述第二晶体管的第一极与第二时钟信号端连接以接收所述第二时钟信号，所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的第二极与所述输出端连接；所述复位电路包括第三晶体管，所述第三晶体管的第一极与第三时钟信号端连接以接收所述第三时钟信号，所述第三晶体管的栅极与复位信号端连接以接收复位信号，所述第三晶体管的第二极与所述上拉节点连接。

例如，在本公开实施例提供的移位寄存器中，所述上拉节点下拉电路包括第四晶体管和第五晶体管，所述第四晶体管的第一极与所述上拉节点连接，所述第四晶体管的栅极与所述第二下拉节点连接，所述第四晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，所述第五晶体管的第一极与所述上拉节点连接，所述第五晶体管的栅极与所述第一下拉节点连接，所述第五晶体管的第二极与所述第一电源端连接以接收所述第一电源电压。

例如，在本公开实施例提供的移位寄存器中，所述第一控制电路包括第六晶体管、第七晶体管和第八晶体管，所述第六晶体管的第一极与所述第二下拉节点连接，所述第六晶体管的栅极与第一控制信号端连接以接收所述第一控制信号，所述第六晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，所述第七晶体管的第一极与所述第一下拉节点连接，所述第七晶体管的栅极与所述上拉节点连接，所述第七晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，所述第八晶体管的第一极被配置为接收第四时钟信号，所述第八晶体管的栅极与所述第一控制信号端连接以接收所述第一控制信号，所述第八晶体管的第二极与所述第一下拉节点连接；所述第二控制电路包括第九晶体管、第十晶体管和第十一晶体管，所述第九晶体管的第一极与所述第一下拉节点连接，所述第九晶体管的栅极与第二控制信号端连接以接收所述第二控制信号，所述第九晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，所述第十晶体管的第一极与所述第二下拉节点连接，所述第十晶体管的栅极与所述上拉节点连接，所述第十晶体管的第二极与所述第一电源端连接以接收所述第一电源电压，所述第十一晶体管的第一极被配置为接收第四时钟信号，所述第十一晶体管的栅极与所述第二控制信号端连接以接收所述第二控制信号，所述第十一晶体管的第二极与所述第二下拉节点连接。