[发明专利]一种扫描链重定序方法

说明书

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种扫描链重定序方法。

背景技术

插入扫描链是集成电路可测性设计的重要方法，它将集成电路中的普通寄存器替换成扫描寄存器，并将扫描寄存器首尾连接，构成串行的扫描链，以实现附加的扫描测试功能。扫描链的插入会增加集成电路的面积和功耗开销，并且在测试模式下，扫描链的数据通路还必须满足建立时间、保持时间等时序检查约束，由此所引入的缓冲器进一步增加了集成电路的面积和功耗开销。

对扫描链进行重定序是降低集成电路的面积和功耗的一种途径，扫描链重定序方法是将扫描链上的扫描寄存器按照一定的顺序，在不影响逻辑功能的前提下，进行重新连接，从而减少扫描链占用的面积及功耗。虽然现有的重定序方法在降低电路功耗方面取得了一定的成果，但是却带来了另外一个问题，即布线拥塞，而且随着集成电路技术的发展，电路集成度越来越高，当集成电路设计的工艺节点缩小到65nm以下时，为满足扫描链的建立时间、保持时间约束，扫描链上所需的缓冲器单元越来越多，导致的面积和功耗额外开销越来越大，引起的布局布线拥塞问题越来越严重，从而对芯片的性能、功耗和面积造成不利影响。

发明内容

本发明从满足扫描链的建立时间、保持时间等时序约束出发，提出一种扫描链重定序方法，这种方法可大幅度减少扫描链上所插入的缓冲器单元数量，达到减少布局布线拥塞以及降低面积和功耗开销的目的。

有鉴于此，本发明第一方面提供一种扫描链重定序方法，可包括：

将扫描链中的所有寄存器按照在测试时钟下的时钟树延迟从大到小排序，组成寄存器第一序列；

以为单位长度将所述第一序列分为多段，序列中最后长度不足的部分作为一段，其中n为寄存器的个数，为对取整；

依次从每段中取第i个寄存器顺序组成第i组,直至取完第一段中的寄存器，将i组寄存器按照组成的先后顺序依次排列组成第二序列；

记所述第二序列中的第二个寄存器为当前寄存器，执行定序流程，所述定序流程包括：

查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若找到,则记为第一寄存器；计算当前寄存器与第一寄存器交换位置之前与交换之后的扫描链的链长，如果交换之后的扫描链链长较短，则交换当前寄存器与第一寄存器的位置；更新第二序列；在更新的第二序列中继续查找当前寄存器之后与当前寄存器的时钟树延迟相等的第一个寄存器，若未找到，将更新后的第二序列中的第三个寄存器作为当前寄存器，返回执行定序流程直至最后一个寄存器执行完定序流程；若在更新的第二序列中找到，则仍记为第一寄存器，返回执行计算当前寄存器与第一寄存器交换位置之前与交换之后的扫描链的链长的步骤。

优选的,扫描链的链长以曼哈顿距离表示，计算公式如下：

其中，D₁为以曼哈顿距离表示的扫描链链长，(x_i,y_i)为寄存器组成的序列中第i个寄存器的坐标。

优选的，转换扫描链中两个寄存器位置之后扫描链的总线长以曼哈顿距离的计算公式如下：

其中，交换位置的为第p个寄存器与第q个寄存器，D₂为第p个寄存器与第q个寄存器交换位置之后的扫描链链长。

从以上技术方案可以看出，本发明实施例具有以下优点：

在扫描链中，相邻的寄存器之间需要满足保持时间的要求，往往需要插入缓冲器，而本发明将寄存器之间的时钟偏差考虑进来，可以在满足相邻寄存器之间的保持时间约束的情况下，尽量减少插入缓冲器的数目，可以减小扫描链占用的面积，以及电路的整体功耗。由于插入的缓冲器的数目较少，缓解了布线拥塞的问题，而且本方法对扫描链的测试时间和扫描覆盖率没有副作用，对设计的流程影响比较小。

附图说明

图1为本发明实施例的物理设计流程。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。