[发明专利]一种E-TSPC触发器

说明书

本发明涉及一种E‑TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

技术领域

本发明涉及触发器技术领域，更具体地，涉及一种E-TSPC触发器。

背景技术

随着CMOS工艺不断进步，单个芯片电路规模越来越大，电路工作频率越来越高，性能越来越好。触发器作为时序电路的基本电路模块，其性能直接制约分频器等时序电路性能。

源极耦合型D触发器(Source Couple Logic DFF，SCL DFF)因为其极高的工作速度通常为超高速分频器的首选，但其存在静态功耗且电路较复杂。随着工艺不断进步，动态触发器尤其是TSPC DFF因为其卓越的综合性能而广泛应用在超高速分频器中。TSPC结构简单，通常由四级反相器组成，依靠寄生电容存储信号。为了提升TSPC工作频率，出现了扩展真单相时钟触发器(Extentended True Single Phase Clock，E-TSPC)。E-TSPC为有比逻辑电路，其进一步简化了TSPC，工作速度进一步提高。但是同样工艺下，E-TSPC的工作速度还是不如SCL DFF，这是因为E-TSPC对时钟的摆幅和斜率有较高要求。

发明内容

本发明为解决以上现有技术的缺陷，提供了一种E-TSPC触发器，该触发器与传统的E-TSPC触发器相比，具有更高的工作速度和更大的输出信号摆幅。

为解决上述技术问题，本发明采用的技术方案是：

一种E-TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。

上述方案中，提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号进行放大，能够使得输出信号的摆幅更大且使其共模电平为电源的一半。

优选地，所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。

优选地，所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。