[发明专利]低温漂基准电压电路

权利要求书

1.一种低温漂基准电压电路，其特征在于，所述低温漂基准电压电路包括第一电压单元，第二电压单元和K倍放大单元；

所述第一电压单元，用于产生第一电压，其第一端接地；

所述K倍放大单元，用于将所述第一电压放大K倍，其第一端与所述第一电压单元的第二端连接，第二端与所述第二电压单元的第一端连接，其中，K为大于零的常数；

所述第二电压单元，用于产生第二电压，其第一端接入电流源电路，第二端与所述第一电压单元的第三端连接后作为基准电压的输出端；

所述第一电压单元包括NMOS管MN，所述第二电压单元包括PMOS管MP，所述K倍放大单元包括电阻R1和电阻R2，其中：

所述NMOS管MN的源极与所述电阻R2的第一端连接后接地，所述NMOS管MN的栅极与所述电阻R2的第二端连接后与所述电阻R1的第一端连接，所述NMOS管MN的漏极与所述PMOS管MP的漏极及栅极连接后作为所述基准电压的输出端；

所述PMOS管MP的源极与所述电阻R1的第二端连接后接入所述电流源电路。

2.一种低温漂基准电压电路，其特征在于，所述低温漂基准电压电路包括第一电压单元，第二电压单元和K倍放大单元；

所述第一电压单元，用于产生第一电压，其第一端接地；

所述K倍放大单元，用于将所述第一电压放大K倍，其第一端与所述第一电压单元的第二端连接，第二端与所述第二电压单元的第一端连接，其中，K为大于零的常数；

所述第二电压单元，用于产生第二电压，其第一端接入电流源电路，第二端与所述第一电压单元的第三端连接后作为基准电压的输出端；

所述第一电压单元包括NPN型三极管QN，所述第二电压单元包括PNP型三极管QP，所述K倍放大单元包括电阻R1和电阻R2，其中：

所述NPN型三极管QN的发射极与所述电阻R2的第一端连接后接地，所述NPN型三极管QN的基极与所述电阻R2的第二端连接后与所述电阻R1的第一端连接，所述NPN型三极管QN的集电极与所述PNP型三极管QP的集电极及基极连接后作为所述基准电压的输出端；

所述PNP型三极管QP的发射极与所述电阻R1的第二端连接后接入所述电流源电路。

3.根据权利要求1或2任一项所述的低温漂基准电压电路，其特征在于，所述电流源电路包括电流镜电路。

4.根据权利要求3所述的低温漂基准电压电路，其特征在于，所述电流镜电路包括PMOS管MP1，PMOS管MP2，PMOS管MP3，NMOS管MN1，NMOS管MN2和电阻Rs，其中：

所述PMOS管MP1，所述PMOS管MP2和所述PMOS管MP3的源极接入同一电源，所述PMOS管MP2和所述PMOS管MP3的栅极均与所述PMOS管MP1的栅极连接，且所述PMOS管MP3的栅极与所述PMOS管MP2的漏极连接；

所述PMOS管MP1的漏极与所述NMOS管MN1的漏极和栅极连接，所述NMOS管MN1的源极接地；

所述PMOS管MP2的漏极与所述NMOS管MN2的漏极连接，所述NMOS管MN2的栅极与所述NMOS管MN1的栅极连接，且所述NMOS管MN2的源极与所述电阻Rs连接后接地；

所述PMOS管MP3的漏极与所述第二电压单元的第一端连接。