[发明专利]具有多个共面中介元件的半导体封装

说明书

本发明公开了一种半导体封装，包含第一、一第二中介元件，及一细缝，位于所述第一、第二中介元件间。第一、第二中介元件是共平面的。第一晶粒，设于第一、第二中介元件上。第一晶粒包含第一连接件，连接第一晶粒至第一或第二中介元件。重分布层结构，设于第一、第二中介元件下表面，电连接第一、第二中介元件。RDL结构包含至少一架桥绕线，跨越所述细缝，用以电连接第一、第二中介元件。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种具有多个共面中介元件的半导体封装。

背景技术

如本领域技术人员所熟知的，集成电路芯片通常是先被组装成封装构件，再以焊锡连接至印刷电路板上。各个集成电路芯片可以利用常规控制崩溃芯片接合(ControlledCollapsed Chip Connection，简称C4)工艺所形成的焊锡凸块与封装构件内的基材电连接。

已知，在半导体封装中，有时会利用一中介衬底(interposer substrate)，例如具有穿硅通孔(through silicon via，TSV)的硅中介衬底，将集成电路芯片上的接点扇出(fan out)。当有多个芯片被组装在单一封装构件中时，上述中介衬底的尺寸及面积也会跟着增加。

举例来说，若要将一处理器芯片，例如绘图处理器(Graphics Processing Unit，GPU)，及多个存储器芯片，例如绘图双倍数据传输率(Graphics Double Data Rate，GDDR)芯片或高带宽存储器(High-Bandwidth Memory，HBM)芯片，安装在一中介衬底上，此中介衬底的表面积通常需要33mmx28mm以上。

然而，受限于光刻机台，目前制造中介衬底的生产厂商能制造出的中介衬底的最大面积仅能达到26mmx32mm。此外，要制造出较大尺寸的中介衬底，通常会使得工艺良率下降，造成使用此中介衬底的半导体封装的成本增加。

并且，较大尺寸中介衬底作为半导体封装的元件时，往往会有明显的翘曲现象，特别是在回焊工艺过程中。在半导体封装的制造过程中，中介衬底的翘曲现象会降低工艺良率，并影响到封装的可靠度。因此，有必要进一步改善。

发明内容

本发明的主要目的在提供一种改良的半导体封装，具有多个共面(共平面)的中介元件，且所述中介元件具有相对较小的尺寸，以解决上述背景技术的不足与缺点。

根据本发明实施例，提供一种半导体封装，包含：一第一中介元件、一第二中介元件及一细缝，位于所述第一中介元件与所述第二中介元件之间。所述第一中介元件与所述第二中介元件位于共平面。一第一晶粒，设于所述第一中介元件与所述第二中介元件上，其中所述第一晶粒包含多个第一连接件，连接所述第一晶粒至所述第一中介元件或所述第二中介元件。一重分布层(RDL)结构，设于所述第一中介元件与所述第二中介元件的下表面，用以电连接所述第一中介元件与所述第二中介元件。所述RDL结构包含至少一架桥绕线，跨越所述细缝，用以电连接所述第一中介元件与所述第二中介元件。

根据本发明实施例，半导体封装另包含一第二晶粒，设于所述第一中介元件与所述第二中介元件上，其中所述第二晶粒包含多个第二连接件，连接所述第二晶粒至所述第一中介元件或所述第二中介元件。所述第一晶粒与所述第二晶粒位于共平面。其中所述第一连接件与所述第二连接件包含焊锡凸块或金属凸块。

根据本发明实施例，半导体封装另包含一第一模塑料，围绕所述第一晶粒及所述第二晶粒，以及一第二模塑料，包覆所述第一连接件、所述第二连接件、所述第一中介元件及所述第二中介元件。其中所述第一模塑料及所述第二模塑料具有彼此不同的组成。其中所述细缝被所述第二模塑料填满。

无庸置疑的，本领域的技术人士读完接下来本发明优选实施例的详细描述与附图后，均可了解本发明的目的。

附图说明