[发明专利]降低SOI衬底电容效应的衬底结构及其制备方法在审

申请号：	201710079396.7	申请日：	2017-02-14
公开（公告）号：	CN106876440A	公开（公告）日：	2017-06-20
发明（设计）人：	刘张李	申请（专利权）人：	上海华虹宏力半导体制造有限公司
主分类号：	H01L29/06	分类号：	H01L29/06;H01L21/762;H01L21/84
代理公司：	上海思微知识产权代理事务所(普通合伙)31237	代理人：	屈蘅
地址：	201203 上海市浦东***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	降低 soi 衬底电容效应结构及其制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种降低SOI衬底电容效应的衬底结构，其特征在于，包括：衬底、氧化层、顶层硅、浅沟槽隔离、沟槽及富陷阱层；其中，所述氧化层形成在所述衬底表面，所述顶层硅及浅沟槽隔离均形成在所述氧化层表面，所述沟槽贯穿所述浅沟槽隔离及氧化层，暴露出部分所述衬底，所述富陷阱层填充于所述沟槽内，所述富陷阱层的厚度小于所述沟槽的深度。

2.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽的宽度小于等于所述富陷阱层的厚度的2倍。

3.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个平行排列的条状沟槽。

4.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述沟槽为多个垂直交错排列的网格状沟槽。

5.如权利要求1所述的降低SOI衬底电容效应的衬底结构，其特征在于，所述富陷阱层为未掺杂的多晶硅。

6.一种降低SOI衬底电容效应的衬底结构的制备方法，用于制备如权利要求1中所述的降低SOI衬底电容效应的衬底结构，其特征在于，包括步骤：

提供SOI衬底，所述SOI衬底包括衬底，形成在所述衬底上的氧化层及形成在所述氧化层上的顶层硅；

刻蚀所述顶层硅，暴露出所述部分氧化层，并在暴露出的氧化层表面形成浅沟槽隔离；

在所述顶层硅表面形成栅氧化层；

依次刻蚀所述浅沟槽隔离和氧化层，形成沟槽；

在所述沟槽中，所述栅氧化层和浅沟槽隔离表面形成富陷阱层；

刻蚀所述富陷阱层，在所述栅氧化层表面形成栅极，并使所述沟槽中残留部分富陷阱层。

7.如权利要求6所述的降低SOI衬底电容效应的衬底结构的制备方法，其特征在于，所述浅沟槽隔离材质为二氧化硅。