[发明专利]半导体存储器件的制造方法

说明书

本发明提供一种半导体存储器的制造方法，包括：提供一半导体衬底；在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；侧向刻蚀第一掩模图形；对所述第一介质层进行刻蚀，形成第一硬掩膜图形；进行离子注入，形成第一掺杂区；在半导体衬底上形成第二介质层；在第二介质层上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形，刻蚀第二介质层形成多个第二硬掩模图形；进行离子注入，形成第二掺杂区，通过调整字线硬掩膜刻蚀和字线区离子注入的次序，对掩膜图形进行侧向刻蚀，所小区覆盖面积，从而使得存储区离子注入和字线区离子注入的面积能100％覆盖整个存储器件，从而改善了存储器件的均匀不好，沟道电流受到影响的问题，提高了半导体器件的可靠性。

技术领域

本发明提供一个半导体器件的制造方法，尤其涉及一种半导体存储器件的制造方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路。其中存储器件在集成电路产品中占了相当大的比例，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(快闪存储器)和FRAM(铁电存储器)等。存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

其中，存储单元主要是由用来存储电荷的浮栅(Floating Gate)与用来控制数据存储的控制栅(Control Gate)所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与半导体衬底之间以隧穿氧化层相隔，字线单元与存储单元相邻设置，且字线栅与浮栅平行分布，用于控制存储单元的开启。

如图1所示，根据现有技术的闪存分栅单元结构包括位于衬底100中的漏极及源极(未具体示出)；源极上方的双栅结构500中依次形成有第一浮栅520、第一控制栅510，漏极的双栅结构600中上方依次形成有第二浮栅620、第二控制栅610；所述衬底10上还形成有位于所述第一浮栅和第二浮栅之间的选择栅400(即字线)；每个闪存分栅单元结构的第一浮栅520、第一控制栅510、第二浮栅620和第二控制栅610与所述选择栅之间还形成有一层氧化层700，以便进行隔离，在第一浮栅和第二浮栅之间具有字线栅。

在超快闪(SuperFlash)制造工艺流程中，我们通常用WLSP光罩来定义存储单元(Flash cell)区，并进行离子注入，出于成本降低的目的，现有技术中很多产品做了WLSP光罩减版，从而字线单元的离子注入是在GSTI(区分存储器件中浮栅区域和字线区域的光罩)之后，而存储单元的离子注入是在FGSN(浮栅的光罩)和刻蚀之后。也就是，传统的工艺：“GSTI PHOTO→Cell IMP→GSTI Etch”+“FGSN Photo/Etch→Cell IMP”，GSTI和FGSN的工艺窗口的形成需要两个不同光罩和刻蚀工艺，出于GSTI和FGSN光罩本身工艺设计要求，GSTI和FGSN的两者的光罩之间一般存在0.05μm～0.25μm的间隙，所以两个光罩面积不能完全覆盖我们的闪存器件所在区域，从而使得离子注入的过程不能覆盖整个存储器件区域，从而导致闪存器件的均匀不好，沟道电流受到影响。

发明内容

为解决上述技术问题，本发明提供了一种半导体存储器件的制造方法，改善了闪存器件的沟道电流的问题，提高了半导体器件的可靠性。

一种半导体存储器的制造方法，包括：提供一半导体衬底，在所述半导体衬底，在所述半导体衬底上具有第一介质层；

在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；

侧向刻蚀第一掩模图形；

对所述第一介质层进行刻蚀，形成第一硬掩膜图形；

进行离子注入，形成第一掺杂区；