[发明专利]硅基Ge光探测器阵列及其制作方法

说明书

技术领域

本发明属于半导体领域和光电集成领域，特别是涉及一种可以减小串扰的硅基Ge光探测器阵列及其制作方法。

背景技术

光电探测器作为可见光和近红外波段探测器件的主力军,具有效率高、功耗低、体积小、抗震动等优点,在通信、航空航天、医疗、智能控制等领域广泛应用。而光电探测器阵列由多个相同尺寸、间距相同的单元在一个封装内线性排列组成。该阵列可用于激光束探测和分光光度计等很多领域。由于光电探测器阵列之间相互元素之间的信号串扰，导致其响应度均匀性受到破坏。

现有的硅基Ge光探测器阵列结构如图1～图2所示，所述硅基Ge光探测器阵列包括多个呈阵列分布的硅基Ge光探测器1，各所述硅基Ge光探测器1之间相隔一定的间距，如图1 所示。所述硅基Ge光探测器阵列的截面图如图2所示，其包括：硅衬底21；N++型掺杂层22；本征Ge层23；P+型掺杂区24阵列；N+型掺杂区25；上金属电极27。由于光电流在所述硅基Ge光探测器1之间及下方的本征半导体Ge层内产生，相邻所述硅基Ge光探测器1之间存在光电流串扰的问题：即当光均匀入射时，位于所述硅基Ge光探测器阵列结构最边缘的两个所述硅基Ge光探测器1的光电流明显小于位于中心的所述硅基Ge光探测器1的光电流，如图3所示，图3为图1所示的硅基Ge光探测器阵列结构的光电流响应图，图1以所述硅基Ge光探测器阵列结构包括16个所述硅基Ge光探测器1为例，且将16个硅基Ge光探测器1依次进行1至16的标号，由图3可知，最外侧4个像素的光电流响应度低于中间像素的光电响应度，仅为位于中心的所述硅基Ge光探测器1的光电流响应值75％。这是由于中间像素除了接收到本身的光信号响应之外，还会接收到相邻像素串扰过来的光信号，而最外侧像素由于只能接收到一侧像素串扰过来的信号，因此其光信号响应度低于中间像素，从而影响所述硅基光探测器阵列结构的性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基Ge光探测器阵列及其制作方法，用于解决现有技术中的硅基Ge光探测器阵列结构中相邻硅基Ge探测器之间存在光电流串扰而导致的最边缘的硅基Ge探测器的光电流明显小于位于中心的硅基Ge探测器的光电流的问题。

为实现上述目的及其他相关目的，本发明提供一种硅基Ge光探测器阵列的制作方法，所述制作方法包括步骤：步骤1)，提供一硅衬底，采用离子注入工艺于所述硅衬底中形成 N++型掺杂层；步骤2)，于所述N++型掺杂层表面外延形成本征Ge层；步骤3)，采用离子注入工艺于本征Ge层表面形成P+型掺杂区阵列；步骤4)，于各P+型掺杂区之间的本征 Ge层中形成N+型掺杂区，且各P+型掺杂区及各N+型掺杂区之间被本征Ge层隔开；步骤5)，于各P+型掺杂区及各N+型掺杂区表面形成上金属电极；步骤6)，于各P+型掺杂区之间刻蚀出深槽，形成隔离结构。

作为本发明的硅基Ge光探测器阵列的制作方法的一种优选方案，所述深槽的深度不小于所述本征Ge层的厚度。

作为本发明的硅基Ge光探测器阵列的制作方法的一种优选方案，所述深槽的宽度小于所述N+型掺杂区的宽度。

优选地，所述深槽的宽度小于或等于所述N+型掺杂区的宽度的一半。

作为本发明的硅基Ge光探测器阵列的制作方法的一种优选方案，所述P+型掺杂区的离子掺杂浓度为1e17～1e19/cm³，所述N+型掺杂区的离子掺杂浓度为1e17～1e19/cm³，所述N++ 型掺杂层的离子掺杂浓度为1e19～1e20/cm³。

作为本发明的硅基Ge光探测器阵列的制作方法的一种优选方案，所述深槽的截面形状包括矩形、U型及倒梯形中的一种。

本发明还提供一种硅基Ge光探测器阵列，包括：硅衬底；N++型掺杂层，形成于所述硅衬底表面；本征Ge层，形成于所述N++型掺杂层表面；P+型掺杂区阵列，形成于所述本征 Ge层表面；N+型掺杂区，形成于各P+型掺杂区之间的本征Ge层中，且各P+型掺杂区及各 N+型掺杂区之间被本征Ge层隔开；上金属电极；形成于各P+型掺杂区及各N+型掺杂区表面；深槽，形成于各P+型掺杂区之间。

作为本发明的硅基Ge光探测器阵列的一种优选方案，所述深槽的深度不小于所述本征 Ge层的厚度。

作为本发明的硅基Ge光探测器阵列的一种优选方案，所述深槽的宽度小于所述N+型掺杂区的宽度。

优选地，所述深槽的宽度小于或等于所述N+型掺杂区的宽度的一半。