[发明专利]低压差输出电流过冲抑制电路

说明书

本发明提供一种低压差输出电流过冲抑制电路，应用于一LED恒流驱动电路，所述LED恒流驱动电路包括一功率管驱动电路，所述低压差输出电流过冲抑制电路包括一限制电路，所述限制电路电性连接功率管驱动电路以抑制所述LED恒流驱动电路中的输出电流过冲。该低压差输出电流过冲抑制电路决了传统开环恒流控制电路在输入输出电压接近时的输出电流过冲问题，提高系统可靠性，方案简单易于实现。

技术领域

本发明涉及电子技术产品领域，尤其涉及一种低压差输出电流过冲抑制电路。

背景技术

开环控制的LED恒流驱动电路具有电路结构简单、响应速度快等优点，因此应用广泛。例如基于迟滞控制的LED恒流驱动电路如图1，基于固定TOFF和固定峰值电流的LED恒流驱动电路图2。图1中，传统的迟滞控制恒流驱动电路包括电感电流检测电路11，电压基准源电路12，迟滞窗口控制电路13和功率管驱动电路14。图2中，传统的固定TOFF和固定峰值电流恒流驱动电路包括电感峰值电流控制电路21，关断时间控制电路22，PWM信号产生电路23和功率管驱动电路14。但上述电路有一个共同的缺点，即在输入输出压差接近时，输出电流存在较大的过冲。如图3所示，在输入电压降低到接近输出电压附近时输出电流存在一段较大的过冲。在申请号为CN201210591445.2的专利申请中，升降压开关电源及其控制器中采用最大导通时间限制电路来限制峰值电流。针对迟滞控制或者固定峰值电流控制的电路，因为迟滞控制电路的固有结构中已经包含了峰值电流限制电路，同样的固定峰值电流控制电路固有结构本身也已经包含了峰值电流限制电路。在传统的迟滞控制电路，或者固定峰值电流控制电路中，并不需要额外增加最大导通时间限制电路来实现峰值电流限制。传统电路中并没有解决低压差输出电流过冲的问题。为解决上述电路存在的问题，本发明提出一种低压差输出电流过冲抑制电路。

发明内容

本发明的目的是提供一种在输入输出电压接近时有效抑制输出电流过冲的低压差输出电流过冲抑制电路。

本发明的目的可通过如下技术措施来实现：一种低压差输出电流过冲抑制电路，应用于一LED恒流驱动电路，所述LED恒流驱动电路包括一功率管驱动电路，所述低压差输出电流过冲抑制电路包括一限制电路，所述限制电路电性连接功率管驱动电路以抑制所述LED恒流驱动电路中的输出电流过冲。

优选地，所述限制电路为一最大导通时间限制电路。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一反相器、一恒流源、一电容、一开关及一比较器，所述开关包括一控制端、一第一端及一第二端，所述比较器包括一第一输入端、一第二输入端及一输出端，所述反相器的输入端电性连接所述功率管驱动电路的输出端，所述反相器的输出端电性连接所述开关的控制端，所述开关的第一端电性连接所述恒流源，所述开关的第二端接地，所述电容的一端电性连接所述开关的第一端，所述电容的另一端接地，所述比较器的第一输入端电性连接所述电容的一端，所述比较器的第二输入端接收一基准电压，所述比较器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管驱动电路的关断。

优选地，所述功率管驱动电路包括一输出端和至少一输入端，所述最大导通时间限制电路包括一计数器，所述计数器包括一时钟信号输入端、一复位端及一输出端，所述计数器的时钟信号输入端用以接收时钟信号，所述计数器的复位端电性连接所述功率管驱动电路的输出端以接收驱动信号，所述计数器的输出端电性连接所述功率管驱动电路的至少一输入端以触发所述功率管驱动电路的关断。

优选地，所述限制电路为一最低开关频率限制电路。