[发明专利]晶圆测试方法

说明书

技术领域

本发明涉及半导体制造领域，特别是指一种晶圆测试方法。

背景技术

一般芯片在划片前会经过筛选流程，以检测芯片(die)内部各电路模块在高低温度和内部电源在最高最低电压下的功能和性能。芯片内部电源一般由低压差线性稳压器LDO产生，且外部电源电压一定会大于内部电源。芯片中一般都会有上电复位电路，外部电源电压低于上电复位电路的电压点，芯片内部的逻辑电路始终处于复位状态，芯片不能正常工作。一般我们要求上电复位的电压点高于逻辑电路的阈值电压即可，但对于某些安全性要求较高的芯片，在满足芯片最低外部工作电压及电源抖动的情况下，我们希望上电复位的电压点越高越好。

上电复位电路的电压点必须低于内部电源的最低工作电压，以保证筛选流程时，内部电路的最低工作电压的可测性。

为了解决筛选流程的低压测试问题，常常加入额外的测试IO。

为避免筛选时芯片内部电路譬如SRAM、ROM、NVM等最低工作电压被上电复位电路POR(Power On Reset)挡住，一般芯片筛选流程时，有以下几个方法：

1.外部输入电源电压较高，高于POR的正常工作的复位电压，外部输入电源输入到低压差线性稳压器LDO后，输出内部电源电压给SRAM、ROM、NVM等供电，由于SRAM、ROM、NVM筛选时，需要检查其最高和最低工作电压的情况，因此需要对LDO的输出进行trimming,譬如正常LDO输出为1.5V，需要较精确的trimming到1.35V和1.65V。代价是trimming电路会耗费较多面积，且需要额外逻辑控制。

2.通过FUSE把POR屏蔽掉，内部加入测试IO,测试时额外加入RESETB信号。代价是耗费额外的测试IO面积，且需要额外逻辑控制。

发明内容

本发明所要解决的技术问题是提供一种晶圆测试方法，其上电复位电路在划片后启动电压点发生改变，保证芯片的安全性。

为解决上述问题，本发明所述的晶圆测试方法，所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的高低，进而控制其复位的条件；所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，改变上电复位电路的启动电压点。

进一步地，所述放置于划片槽内的导线为金属导线，或者为多晶硅。

进一步地，划片前，对晶圆上的各芯片进行测试，放置于划片槽内的导线完整，上电复位电路的启动电压点较低；划片后，放置于划片槽内的导线被切断，上电复位电路的启动电压点升高，上电复位电路不易启动，保护芯片正常工作。

本发明所述的晶圆测试方法，在裂片前，将晶圆上的芯片的上电复位测试电路的使能端口连接线放置于划片槽内。在裂片前，测试电路完整，可以进行芯片的正常测试，裂片后，放置于划片槽内的导线被切断破坏，上电复位电路的电压点升高，测试电路不会意外打开，保证芯片的安全性。本发明方法不需要额外占用芯片面积及逻辑控制，简单易于实施。

附图说明

图1是本发明一个芯片单元的上电复位测试电路的示意图。

图2是上电复位测试电路的结构示意图。

具体实施方式

本发明所述的晶圆测试方法，适用于裂片前的晶圆测试。所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的电平高低转换，进而控制是否复位。所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，上电复位电路的启动电压点升高，不易启动。

放置于划片槽内的导线为金属导线，也可以是多晶硅。

划片前，对晶圆上的各芯片进行测试，放置于划片槽内的导线完整，上电复位电路的启动电压点较低，容易启动进行测试；划片后，放置于划片槽内的导线被切断，上电复位电路的启动电压点升高，不易启动，保障芯片的安全性。

以图1的上电复位电路举例来说，当NMOS管的Vgs＝VA时，NMOS管的漏端输出为低电平，反相施密特触发器输出即RESETB为高电平，上电复位电路的复位放开，芯片可以正常工作。

当芯片筛选，即FUSE_A与FUSE_B连接时，R2被短路，上电复位电路放开即RESETB为高时，电源电压为VA*(R1+R3)/R3。