[发明专利]具有在源极/漏极区域中的扩散阻挡层的设备

说明书

本发明涉及一种具有在源极/漏极区域中的扩散阻挡层的设备，其方法包括形成定义于半导体材料中的沟道区域上方的栅极电极结构。该半导体材料被凹陷至源/漏区域中。第一材料外延生长于该源/漏区域中。该第一材料包括具有第一浓度的掺杂物种类。扩散阻挡层形成于该第一材料上方的该源/漏区域中。第二材料外延生长于该扩散阻挡层上方的该源/漏区域中。该第二材料包括具有大于该第一浓度的第二浓度的该掺杂物种类。

技术领域

本发明通常涉及半导体设备的制造，尤指一种具有在源/漏区域中的扩散阻挡层的设备。

背景技术

先进集成电路的制造，例如CPU、存储装置、ASIC(专用集成电路)等，需要根据指定的电路布局在给定芯片面积中形成大量的电路元件，其中，所谓的金属氧化物场效应晶体管(MOSFET或FET)代表了基本决定该集成电路性能的电路元件的重要类型。场效应晶体管为平面型设备，通常包括源极区域、漏极区域、位于该源极区域及该漏极区域之间的沟道区域，以及位于该沟道区域上方的栅极电极。通过该场效应晶体管的电流是通过控制施加到该栅极电极的电压予以控制。如果没有电压施加到该栅极电极，则没有电流通过该设备(忽略不需要的相对较小的漏电流)。然而，当一个适当的电压施加至该栅极电极时，该沟道区域变得具有导电性，且电流被允许通过该导电性的沟道区域流至该源极区域与该漏极区域之间。

为了提高场效应晶体管的运行速度，以及增加集成电路设备上的场效应晶体管的密度，设备的设计者于多年来已大大减小了场效应晶体管的物理尺寸。具体而言，场效应晶体管的沟道长度已明显减小，其提升了场效应晶体管的开关速度。然而，场效应晶体管的沟道长度的减小同样也缩短了该源极区域及漏极区域之间的距离。在某些情况下，该源极区域与漏极区域之间分隔距离的减小会使得它难以有效抑制该源极区域以及该沟道的电势受到该漏极区域的电势的不利影响。这有时被称为所谓的短沟道效应，其中，该场效应晶体管作为有源开关的特性会被退化。

相比于一平面结构的场效应晶体管，还有所谓的3D设备，例如，一说明性的鳍式场效应晶体管(FinFET)设备，其为一三维结构。具体而言，在一鳍式场效应晶体管中，形成有通常为垂直设置的鳍式形状的有源区域，以及栅极电极包围两侧及该鳍式形状有源区域的上表面从而形成三栅极结构，从而使用一个具有三维结构而非平面结构的沟道。在某些情况下，一绝缘覆盖层，例如氮化硅，位于该鳍片的顶部，该FinFET设备只有一双栅极结构。不同于一平面型场效应晶体管，在一鳍式场效应晶体管设备中，一沟道为垂直于该半导体衬底的一表面形成以减小该半导体设备的物理尺寸。同样的，在一鳍式场效应晶体管中，位于该设备的漏极区域的结电容将大大减小，以减少至少一些的短沟道效应。

设备的设计者最近在场效应晶体管上使用了沟道应力功能技术以提升这些设备的电气性能，即提升电荷载流子的迁移率。具体而言，这种应力功能技术通常涉及为一PMOS晶体管于该沟道区域中产生一压缩应力。总的来说，鳍式场效应晶体管的应力工程技术已普遍用于在鳍式场效应晶体管的该源漏区域的上方或该源漏区域内形成应力诱导层的材料。如上所述，当一鳍式场效应晶体管为一三维设备时，应力工程技术的实现可能是非常复杂的。对于NMOS晶体管，通常不使用应力材料。相反的，对于NMOS设备的性能配置一般是通过结掺杂来实现。然而，其难以增加活化的掺杂物水平而不从短沟道效应的增加中引入降解。