[发明专利]静电保护电路

说明书

技术领域

本发明涉及电子电路领域，更具体地，涉及静电保护电路。

背景技术

一直以来，静电释放(Electro-Static Discharge,ESD)事件都是芯片可靠性的主要威胁，尤其是对系统级的ESD防护具有较高要求的芯片而言。例如在采用IEC61000-4-2标准(对应国内标准是GB/T 17626.2)的手机系统应用中，对系统级的ESD防护要求最高可以达到空气放电+/-15kV、接触放电+/-8kV，这对封装裸露在机壳外部的元件的ESD防护提出了新的挑战。其中，例如对于指纹识别传感器而言，通常通过对传感器模组的表面直接施加ESD来进行系统级的ESD测试，此时，ESD的能量会通过传感器模组表面、柔性电路板(Flexible Printed Circuit,FPC)等路径传输至指纹传感器芯片内部，造成芯片功能失效甚至损坏。

ESD能量造成芯片功能失效的一种原因是ESD事件使芯片内部的数字电路产生紊乱状态。图1示出静电释放事件对芯片中的数字电路产生影响的原理示意图。如图1所示，数字电路状态的保持一般依赖于触发器或者锁存器。芯片中的第一数字模块10和第二数字模块20与电源引脚P1或接地引脚P2的距离不同，例如第一数字模块10的参考地直接由接地引脚P2接入，而第二数字模块20的参考地经由芯片内部较长的导线30与接地引脚P2相连。当ESD能量经由芯片的电源引脚P1或接地引脚P2窜入芯片内部时，电源引脚或接地引脚上的电压信号pwr或接地信号gnd存在较大跳动(即出现静电噪声，且静电噪声的持续时间很短，约为ns量级)。由于第二数字模块20的参考地通过导线30与接地引脚P2相连，因此通过接地引脚P2进入到导线30中的接地信号gnd的噪声会在导线30上存在的寄生电容和寄生电阻的作用下被完全或部分滤除，从而在导线30与模块20相连处得到噪声分量较小的信号gnd_p。此时，如果第一数字模块10所输出的信号clk用于控制第二数字模块20，那么信号clk相对与第二数字模块20的参考地极有可能存在静电噪声，当该静电噪声幅度和宽度超过了一定阈值时，第二数字模块20会在信号clk中存在的静电噪声的作用下输出具有错误电平状态的信号，从而使得芯片进入非预期的状态。在这种情况下，由于与芯片相连的控制端并不知道芯片已处于非正常状态，所以无法通过下发指令/写寄存器等方式让芯片恢复正常状态。

发明内容

为了解决上述现有技术存在的问题，本发明提供了一种静电保护电路，其能够检测芯片的选定引脚所引入的静电噪声，从而产生指示信号以控制芯片的中断、复位以及初始化。

本发明提供了一种静电保护电路，其特征在于，包括：参考信号产生模块，用于根据选定引脚接收到的目标信号产生参考信号；输入级模块，用于感应所述选定引脚处的所述目标信号中的静电噪声以得到触发信号；以及输出级模块，用于根据所述触发信号和所述参考信号产生指示信号。

优选地，所述选定引脚包括第一选定引脚和第二选定引脚，所述第一选定引脚接收的所述目标信号为电源信号，所述第二选定引脚接收的所述目标信号为接地信号。

优选地，所述参考信号产生模块与所述第一选定引脚和所述第二选定引脚相连，用于对所述电源信号进行滤波以得到所述参考信号。

优选地，所述参考信号产生模块包括串联在所述第一选定引脚和所述第二选定引脚之间的电阻和电容，所述电阻与所述电容相连的一端输出所述参考信号，所述电阻的另一端接收所述电源信号。

优选地，所述输入级模块包括：第一反相器，其接地端和输入端接收所述接地信号，其供电端接收所述参考信号；以及延时单元，其输入端与所述第一反相器的输出端相连，所述延时单元用于提供所述触发信号。

优选地，所述第一反相器包括施密特反相器。

优选地，所述延时单元由多个第二反相器级联而成，每个所述第二反相器的供电端接收所述参考信号，每个所述第二反相器的接地端接收所述接地信号。

优选地，所述输出级模块包括：触发器，其时钟端接收所述触发信号，其数据端与供电端接收所述参考信号，其接地端接收所述接地信号，在初始状态下，所述触发器的输出端的电平状态为低电平；第一缓冲器，其输入端与所述触发器的输出端相连，所述第一缓冲器的供电端接收所述电源信号，所述第一缓冲器的接地端接收所述接地信号，所述第一缓冲器的输出端提供所述指示信号。

优选地，所述输出级模块与所述选定引脚之间的距离大于所述输入级模块与所述选定引脚之间的距离。