[发明专利]垂直存储器件及其制造方法

说明书

本公开提供垂直存储器件及其制造方法。一种垂直存储器件包括绝缘夹层图案、栅电极、沟道和电荷存储图案结构。绝缘夹层图案在第一方向上间隔开。栅电极分别在相邻的绝缘夹层图案之间。沟道在第一方向上延伸穿过绝缘夹层图案和栅电极。电荷存储图案结构包括在第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案。电荷俘获图案结构包括在第一方向上间隔开的电荷俘获图案。电荷俘获图案分别邻近第一栅电极的侧壁。第一电荷俘获图案在第一方向上沿第一绝缘夹层图案的侧壁延伸。

技术领域

这里描述的一种或更多种实施方式涉及垂直存储器件以及制造垂直存储器件的方法。

背景技术

制造高度集成的半导体器件继续成为设计者的目标。增大集成的一种方式是增加堆叠在垂直存储器件中的层的数量，而同时减小那些层的厚度。然而，减小层厚度会使存储器件的特性劣化，例如由于可能在相邻的垂直布置的存储单元之间发生的耦合。

发明内容

根据一种或更多种实施方式，一种垂直存储器件包括：在衬底上的多个绝缘夹层图案，该多个绝缘夹层图案在基本上垂直于衬底的顶表面的第一方向上彼此间隔开；多个栅电极，分别在该多个绝缘夹层图案中的相邻绝缘夹层图案之间；沟道，在衬底上在第一方向上延伸穿过绝缘夹层图案和栅电极；以及电荷存储图案结构，包括在基本上平行于衬底的顶表面的第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案，其中电荷俘获图案结构包括在第一方向上彼此间隔开的多个电荷俘获图案，其中该多个电荷俘获图案分别邻近所述多个栅电极中的第一栅电极的侧壁，并且其中所述多个电荷俘获图案中的第一电荷俘获图案在第一方向上沿所述多个绝缘夹层图案中的第一绝缘夹层图案的侧壁延伸。

根据一种或更多种另外的实施方式，一种垂直存储器件包括：在衬底上的多个栅电极，该多个栅电极在基本上垂直于衬底的顶表面的第一方向上彼此间隔开；多个绝缘夹层图案，分别在该多个栅电极中的相邻栅电极之间；沟道，在衬底上在第一方向上延伸穿过栅电极和绝缘夹层图案；电荷存储图案结构，包括在基本上平行于衬底的顶表面的第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案和阻挡图案；以及绝缘图案结构，在沟道与每个绝缘夹层图案的侧壁之间，绝缘图案结构包括在第二方向上顺序堆叠并仅设置在每个栅电极的顶表面和底表面的与沟道相邻的部分上的第一绝缘图案、第二绝缘图案和第三绝缘图案。

根据一种或更多种另外的实施方式，一种垂直存储器件包括：在衬底上的沟道，该沟道在基本垂直于衬底的顶表面的第一方向上延伸；多个栅电极，在衬底上在第一方向上彼此间隔开，所述多个栅电极的每个覆盖沟道的外侧壁；绝缘图案结构，在第一方向上在沟道的外侧壁与栅电极之间以及在栅电极之间，该绝缘图案结构包括电荷俘获图案结构，其中电荷俘获图案结构包括：在第一方向上彼此间隔开的多个第一电荷俘获图案，每个第一电荷俘获图案与沟道的中心之间的在第二方向上的距离在第一方向上基本上不变；以及第二电荷俘获图案，第二电荷俘获图案与沟道的中心之间的在第二方向上的距离在第一方向上变化。

根据一种或更多种另外的实施方式，一种制造垂直存储器件的方法包括：在衬底上交替形成多个绝缘夹层和多个牺牲层；形成穿过该多个绝缘夹层和该多个牺牲层的沟道孔以暴露衬底的顶表面；部分去除绝缘夹层的由沟道孔暴露的部分以形成与沟道孔连通的第一凹陷和第二凹陷，第一凹陷在基本上垂直于衬底的顶表面的第一方向上具有第一宽度，第二凹陷在第一方向上具有大于第一宽度的第二宽度；在沟道孔的侧壁上以及第一凹陷和第二凹陷的内壁上顺序形成阻挡层和电荷俘获层，第三凹陷和第四凹陷分别与第一凹陷和第二凹陷对应地形成在电荷俘获层上，第一宽度等于或小于阻挡层的厚度与电荷俘获层的厚度之和的两倍；去除电荷俘获层的与第三凹陷相邻的部分以形成在第一方向上彼此间隔开的多个电荷俘获图案，第三凹陷被扩大以暴露阻挡层的一部分；形成填充图案以填充扩大的第三凹陷；以及在电荷俘获图案和填充图案上顺序形成隧道绝缘层和沟道。