[发明专利]半导体存储装置及存储器系统

说明书

根据一个实施例，半导体存储装置包括：第一存储体，其包括第一存储器单元组，并且在接收到第一命令时将数据写入第一存储器单元组；第二存储体，其包括第二存储器单元组，并且在接收到第一命令时将数据写入第二存储器单元组；以及延迟控制器，其在接收到第二命令时对第一存储体发出第一命令，并且在至少第一时段的间隔之后对第二存储体发出第一命令。

相关申请的交叉引用

本申请要求2016年3月17日提交的美国临时申请No.62/309,837以及2016年9月13日提交的美国非临时申请No.15/264,545的权益，其整体内容通过引用并入本文。

技术领域

本文描述的实施例一般涉及半导体存储装置及存储器系统。

背景技术

磁随机存取存储器(MRAM)是采用具有磁阻效应的磁性元件作为用于存储信息的存储器单元的存储装置，并且因其高速操作、大存储容量以及非易失性的特征作为下一代存储器装置受到关注。对于使用MRAM作为诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的易失性存储器的替代物，已经进行了研究和开发。为了降低开发成本并且实现平滑的替换，期望以与DRAM和SRAM相同的规范来操作MRAM。

发明内容

通常，根据一个实施例，半导体存储装置包括：第一存储体，其包括第一存储器单元组，并且在接收到第一命令时将数据写入第一存储器单元组；第二存储体，其包括第二存储器单元组，并且在接收到第一命令时将数据写入第二存储器单元组；以及延迟控制器，其在接收到第二命令时对第一存储体发出第一命令，并且在至少第一时段的间隔之后对第二存储体发出第一命令。

本发明的实施例可以实现能够控制写入时的功耗的半导体存储装置和存储器系统。

附图说明

图1是示出根据第一实施例的存储器系统的配置的框图。

图2示出根据第一实施例的存储器系统的存储体。

图3示出根据第一实施例的存储器系统的存储器单元。

图4示出根据第一实施例的存储器系统的延迟控制器。

图5是示出根据第一实施例的存储器系统的写入操作的命令序列。

图6是示出根据第一实施例的存储器系统的写入操作的具体示例的命令序列。

图7示出根据第一实施例的存储器系统的半导体存储装置的与图6有关的操作。

图8是示出根据第一实施例的比较例的存储器系统的写入操作的具体示例的命令序列。

图9示出根据第一实施例的比较例的存储器系统的半导体存储装置的与图8有关的操作。

图10是示出根据第二实施例的存储器系统的写入操作的命令序列。

图11示出根据第二实施例的存储器系统的半导体存储装置的与图10有关的操作。

图12是示出根据第二实施例的比较例的存储器系统的写入操作的命令序列。

图13是示出根据第二实施例的比较例的存储器系统的写入操作的具体示例的命令序列。

图14示出根据第二实施例的比较例的存储器系统的半导体存储装置的与图13有关的操作。

图15是示出根据第三实施例的存储器系统的写入操作的具体示例的命令序列。

图16示出根据第三实施例的存储器系统的半导体存储装置的与图15有关的操作。

图17是示出根据第四实施例的存储器系统的写入操作的命令序列。

图18示出根据第四实施例的修改的内部控制器。