[发明专利]快速响应的无参考频率检测器

说明书

本申请公开了一种装置，该装置包括第一电路和第二电路。第一电路可以被配置为响应于以某频率工作的输入时钟信号而生成中间信号。第一电路可以根据阈值频率修改输入时钟信号以生成中间信号的波形。中间信号的波形可以具有(i)脉冲和(ii)稳态中的至少一种。第二电路可以被配置为响应于中间信号而生成控制信号。第二电路可以修改中间信号以生成控制信号。当中间信号具有脉冲时，控制信号可以具有第一状态。当中间信号具有稳态时，控制信号可以具有第二状态。

技术领域

本发明一般地涉及时钟电路，并且更特别地，涉及用于实现快速响应的无参考频率检测器的方法和/或装置。

背景技术

常规的频率检测器将输入时钟的频率与参考时钟的频率进行比较，以确定输入时钟是比参考时钟快还是慢。一种实施方式使用两个分开的计数器对输入时钟的边沿和参考时钟的边沿进行计数。然后，在经过特定数量的参考周期后，比较储存在这些计数器中的值。这种实施方式的比较是缓慢的。某些应用(诸如在存储器接口中的应用)不具有可用的参考时钟。在某些应用中还需要与频率阈值比较的快速检测。

期望实现快速响应的无参考频率检测器。

发明内容

本发明涉及包括第一电路和第二电路的装置。第一电路可以被配置为响应于以某频率工作的输入时钟信号而生成中间信号。第一电路可以根据阈值频率修改输入时钟信号以生成中间信号的波形。中间信号的波形可以具有(i)脉冲和(ii)稳态中的至少一种。第二电路可以被配置为响应于中间信号而生成控制信号。第二电路可以修改中间信号以生成控制信号。当中间信号具有脉冲时，控制信号可以具有第一状态。当中间信号具有稳态时，控制信号可以具有第二状态。

附图说明

根据下面的详细描述以及所附的权利要求书和附图，本发明的实施例将是显而易见的，在附图中：

图1是时钟发生电路的框图；

图2是本发明的一个实施例的框图；

图3是脉冲成形电路的电路图；

图4是脉冲成形电路的电路图；

图5是例示级1脉冲成形的时序图；

图6是例示输入频率高于阈值频率的状况的时序图；

图7是示出输入频率小于阈值频率的情形的时序图；

图8是示出输入频率大于阈值频率的情形的时序图；

图9是示出输入频率接近参考频率但仍小于参考频率的情形的时序图；并且

图10是一个示例实施例的仿真的时序图。

具体实施方式

本发明的实施例包括提供一种检测器，该检测器可以(i)被实现为没有时钟参考，(ii)提供快速响应，(iii)提供无参考的模拟型频率，(iv)包括串联的两个脉冲成形电路以实现频率检测的功能，(v)实现没有外部参考时钟的频率检测器，该频率检测器可以用于外部参考时钟不可用的应用中，(vi)在一个周期内产生结果，和/或(vii)被实现为一个或多个集成电路。

参照图1，示出了根据本发明的一个实施例的电路50的框图。电路50一般地包括区块(或电路)60、区块(或电路)70、区块(或电路)80、区块(或电路)90和/或区块(或电路)100。电路60可以实现相位频率检测器(PFD)。电路70可以实现电荷泵电路。电路80可以实现电压控制振荡器(VCO)电路。电路90可以实现分频器。电路100可以实现快速响应的无参考频率检测器。