[发明专利]功率半导体器件及其制造方法

说明书

公开了功率半导体器件及其制造方法。所述功率半导体器件包括位于沟槽中的分离栅结构。所述分离栅结构包括彼此隔开的第一栅极导体、第二栅极导体和第三栅极导体，所述第一栅极导体的第一部分位于所述沟槽的上部并且夹在所述第二栅极导体和所述第三栅极导体之间，所述第一栅极导体的第二部分延伸至所述沟槽的下部。该功率半导体器件采用分离栅结构以提高响应速度和降低开关损耗。

技术领域

本发明涉及集成电路制造技术领域，更具体地，涉及功率半导体器件及其制造方法。

背景技术

功率半导体器件亦称为电力电子器件，包括功率二极管、晶闸管、VDMOS(垂直双扩散金属氧化物半导体)场效应晶体管、LDMOS(横向扩散金属氧化物半导体)场效应晶体管以及IGBT(绝缘栅双极型晶体管)等。IGBT是由BJT(双极型三极管)和FET(场效应晶体管)组成的复合全控型电压驱动式功率半导体器件。IGBT兼具BJT和FET两者的优点，即高输入阻抗和低导通压降的特点，因此具有很好的开关特性，被广泛的应用于具有高压、强电流等特点的领域中，例如，交流电机、变频器、开关电源、照明电路、牵引传动等领域。

在传统的IGBT器件基础上，已经提出一种新的等离子体增强注入绝缘栅双极型晶体管(Injection Enhanced Gate Transistors即IEGT)器件结构。该器件结构通常是通过在IGBT器件结构中设置一个浮置的宽P阱结构来改善器件的导通损耗以及获得一个小的栅极电容。如此设计的器件能够在较小的栅极驱动电流的情况下获得快速导通的能力，并且可以提高导通效率以及降低导通损耗。然而，IEGT器件存在着抗dVce/dt能力较弱，易于被噪声信号干扰的问题。IEGT器件具有大的密勒电容，导致器件在关断时出现一个大的密勒平台。因此，IEGT器件的开关速度减小，并且关断损耗大，从而导致整体的开关损耗仍然过大。

因此，期望进一步改进基于IEGT结构的功率半导体器件的设计，以提高响应速度和降低开关损耗。

发明内容

鉴于上述问题，本发明的目的在于提供一种采用分离栅结构以提高响应速度和降低开关损耗的功率半导体器件及其制造方法。

根据本发明的一方面，提供一种功率半导体器件，包括：第一掺杂类型的集电区；位于所述集电区上的第二掺杂类型的场截止区，所述第二掺杂类型与所述第一掺杂类型相反；位于所述场截止区上的第二掺杂类型的漂移区；位于所述漂移区上的第二掺杂类型的缓冲区；位于所述缓冲区上的第一掺杂类型的阱区；位于所述阱区中的第二掺杂类型的发射区；从所述阱区表面向下延伸，穿过所述阱区和所述缓冲区到达所述漂移区的沟槽；以及位于所述沟槽中的分离栅结构，其中，所述分离栅结构包括彼此隔开的第一栅极导体、第二栅极导体和第三栅极导体，所述第一栅极导体的第一部分位于所述沟槽的上部并且夹在所述第二栅极导体和所述第三栅极导体之间，所述第一栅极导体的第二部分延伸至所述沟槽的下部。

优选地，还包括：位于所述沟槽上部侧壁和所述第一栅极导体的第一部分侧壁上的栅极电介质，所述栅极电介质和所述第二栅极导体形成栅叠层，并且将所述第一栅极导体、所述第二栅极导体和所述第三栅极导体彼此隔开。

优选地，还包括：位于所述沟槽下部侧壁的绝缘层，所述绝缘层将所述第一栅极导体的第二部分与所述阱区和所述漂移区彼此隔开，所述栅极电介质的厚度小于所述绝缘层的厚度。

优选地，所述第一栅极导体为接地栅极，所述第二栅极导体为工作栅极，所述第三栅极导体为浮置栅极。

优选地，所述第二栅极导体围绕所述阱区的偏置阱区，所述第三栅极导体围绕所述阱区的浮置阱区。

优选地，还包括形成在所述浮置阱区上方的栅极导体，所述栅极导体与所述第二栅极导体电连接。

优选地，所述发射区形成在所述阱区的有效区域中，并且所述发射区与所述第一栅极导体电连接。