[发明专利]一种静电放电防护器件

说明书

本发明提供了一种静电放电防护器件，包括：触发电路，用于基于静电积累形成触发信号；可控硅整流电路，与所述触发电路相连接，用于基于所述触发信号导通所述可控硅整流电路，以实现所述静电放电防护。本发明的静电放电防护器件具有更低的寄生噪声和漏电流，通过优化的触发方案降低了SCR电路的触发电压，也提高了SCR电路的启动速度。

技术领域

本发明涉及半导体器件领域，具体而言涉及一种静电放电防护器件。

背景技术

随着半导体制造工艺技术的快速发展，先进的绝缘体上硅(SOI)CMOS技术由于静电放电(ESD)会遭到更加严重的破坏，尤其是对于三维的鳍式场效应管(FinFET)SOI工艺，其支配散热节距(fin pitch)和栅极间隔，在平面区域形成的普通ESD器件不再是选择。为了提供用于SOI CMOS技术的ESD解决方案，提出了具有动态触发电路的优化的可控硅整流器(SCR)。

在先进的CMOS工艺中，低压触发的可控硅整流器(LVTSCR)被广泛用于片上ESD防护。然而，在体硅CMOS中使用的相同设备设计在SOI中不能工作。由于SOI的硅与衬底分离，因而SCR没有对于衬底的寄生器件以及在薄硅膜中横向制造的器件，即ESD路径发生改变，此改变的ESD路径带来了新的挑战。

因此，有必要提出一种静电放电防护器件，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种静电放电防护器件，包括：

触发电路，用于基于静电积累形成触发信号；

可控硅整流电路，与所述触发电路相连接，用于基于所述触发信号导通所述可控硅整流电路，以实现静电放电防护。

进一步地，所述可控硅整流电路包括PNP晶体管、NPN晶体管和二极管，其中，

所述PNP晶体管的发射极连接所述静电积累形成的阳极，所述PNP晶体管的基极连接所述NPN晶体管的集电极和所述二极管的负输入端，所述PNP晶体管的集电极连接所述NPN晶体管的基极；

所述NPN晶体管的发射极连接所述静电积累形成的阴极，所述NPN晶体管的基极连接所述二极管的正输入端，所述NPN晶体管的集电极连接所述二极管的负输入端。

在一个实施例中，所述触发电路包括串联连接的电容和电阻，其中所述电容的第一端与所述电阻的第一端相连接，所述电容的第二端连接所述阳极，所述电阻的第二端连接所述阴极。

在一个实施例中，所述电容和电阻的连接节点连接至所述二极管的正输入端和所述NPN晶体管的基极。

在一个实施例中，所述触发电路还包括反相器，其中，所述反相器的输入端连接电容和电阻的连接节点，所述反相器的输出端连接所述PNP晶体管的基极、所述NPN晶体管的集电极和所述二极管的负输入端。

进一步地，所述触发电路包括串联连接的电阻和电容，其中所述电阻的第一端与所述电容的第一端相连接，所述电阻的第二端连接所述阳极，所述电容的第二端连接所述阴极。

在一个实施例中，所述电阻和电容的连接节点连接至所述二极管的负输入端、所述PNP晶体管的基极和所述NPN晶体管的集电极。

在一个实施例中，所述触发电路还包括反相器，其中，所述反相器的输入端连接电阻和电容的连接节点，所述反相器的输出端连接所述NPN晶体管的基极和所述二极管的正输入端。

在一个实施例中，所述二极管是寄生栅控二极管或PN结二极管。