[发明专利]多站异频应答接收系统

权利要求书

1.一种多站异频信号应答接收系统，包括：信道单元和包含现场可编程门阵列FPGA的数字信号处理单元，其特征在于：信道单元包括顺次串联的预选器、高频放大器、混频器和中频放大器，其中，混频器通过本振信号产生器电连接数字信号处理单元；多站异频信号应答接收系统在接收到不同频点的射频信号后，自动进行多站异频射频信号的接收应答，首先由数字信号处理单元发送默认频点至本振信号产生器，信道单元将接收到的射频信号与本振信号产生器输出的本振信号在混频器内进行混频，混频后输出固定中频，固定中频信号经中频放大器放大送入数字信号处理单元，数字信号处理单元对中频放大器输出的固定中频信号进行AD采样，并将采样数据送至FPGA内载波环，FPGA根据载波锁定指示控制本振频率，若载波环在当前频点f_n锁定，则FPGA内置控制软件采用的多点频轮询控制算法停止频点搜索，并将当前频点f_n按照传输协议发送给本振信号产生器，本振信号产生器收到本振控制信号后输出频率为fs_n的正弦波，同时将接收成功信号反馈给数字信号处理单元；数字信号处理单元的FPGA收到本振单元发送的接收成功指示后停止发送当前频点f_n，如果本振单元未回复接收成功指示，FPGA则通过控制软件继续按照一定时间周期T发送当前频点f_n至本振信号产生器，直至本振信号产生器回复接收成功指示的信号；如果载波环在当前频点f_n未锁定，则FPGA内置多点频轮询控制算法自动跳转至下一频点f_n+1，本振信号产生器收到下一频点f_n+1的信息后，输出频率为fs_n+1的正弦波，并将接收成功信号反馈给数字信号处理单元，FPGA收到本振信号产生器发送的接收成功指示后，停止发送f_n+1；通过FPGA内置的多点频轮询控制算法程序对信道单元的本振频率进行控制，并在FPGA内基于预定多频点扫频，完成载波环锁定及跟踪处理，给出载波环锁定判决指示，根据锁定判决指示改变本振频率，控制改变本振频率适应多个频点信号的接收，完成应答接收机对多站异频信号的接收。

2.按权利要求1所述的多站异频信号应答接收系统，其特征在于，多站异频信号接收系统采用统一本振信号产生器，通过FPGA内置多点频轮询控制算法程序实现对本振信号产生器产生的本振频率控制。

3.按权利要求1所述的多站异频信号应答接收系统，其特征在于，多点频轮询控制算法在应答接收机硬件平台的FPGA内通过软件编程实现。

4.按权利要求1所述的多站异频信号应答接收系统，其特征在于，多站异频接收应答系统采用数字化无线电结构，该数字化无线电结构由信道单元和信号处理单元组成。

5.按权利要求1所述的多站异频信号应答接收系统，其特征在于，信道单元接收到不同频点的射频信号后首先将接收射频信号通过预选器进行滤波处理，送入高频放大器放大，将滤波放大后的射频信号和本振信号产生器产生的本振信号通过混频器进行混频，混频后输出至中频放大器产生固定中频信号，实现固定中频输出。

6.按权利要求1所述的多站异频信号应答接收系统，其特征在于，应答接收机加电后，数字信号处理单元首先发送默认频点至本振信号产生器，控制本振信号产生器输出可控的本振频率。