[发明专利]低密度奇偶校验装置与脱离矩阵陷阱集合方法

说明书

低密度奇偶校验(LDPC)装置与脱离矩阵陷阱集合方法。LDPC装置包括对数相似率(LLR)转换电路、变量节点(VN)计算电路、调整电路、校验节点(CN)计算电路以及控制器。LLR转换电路将原码字转换为LLR向量。VN计算电路使用LLR向量与C2V信息来计算原V2C信息。调整电路依照系数来调整原V2C信息而获得经调整V2C信息。CN计算电路使用经调整V2C信息来计算所述C2V信息，以及将C2V信息提供给VN计算电路。控制器决定是否调整所述系数。当LDPC迭代运算落入矩阵陷阱集合时，控制器决定调整所述系数，以便使LDPC迭代运算脱离矩阵陷阱集合。

技术领域

本发明涉及一种奇偶校验(parity check)技术，且特别涉及一种低密度奇偶校验(Low-Density Parity-Check，以下称LDPC)装置与脱离矩阵陷阱集合(Matrix trappingset)方法。

背景技术

与传统的硬盘设备相比，配置了快闪存储器(FLASH memory)的固态硬盘(SolidState Drive，SSD)具有快速读/写性能和低功耗等特性。固态硬盘是一种常用的数据存储设备。固态硬盘的系统(固件与硬件)可以将原数据进行低密度奇偶校验(Low-DensityParity-Check，以下称LDPC)编码以获得原码字(codeword)，然后将码字写入固态硬盘的快闪存储器。固态硬盘的系统(固件与硬件)还可以从固态硬盘读出原码字，然后对原码字进行LDPC解码(LDPC decoding)以获得原数据。

LDPC的校验矩阵H定义了多个变量节点(variable node，VN)与多个校验节点(check node，CN)之间的关系。校验矩阵H可以依照设计需求来决定。所述LDPC解码的迭代运算包括，依据C2V信息计算从变量节点被传送到校验节点的V2C信息，以及依据所述V2C信息计算从校验节点被传送到变量节点的所述C2V信息。所述V2C信息的计算细节以及所述C2V信息的计算细节为已知技术，故不再赘述。

一般而言，通常噪声(noise)越小，亦即原码字的位误码率(bit error rate，以下称BER，或误比特率)越小，则LDPC解码的帧误码率(frame error rate，以下称FER)越低。无论如何，LDPC解码的迭代运算有可能会发生矩阵陷阱集合(matrix trapping set)现象。当发生矩阵陷阱集合现象时，即使BER变小，但LDPC解码的FER并没有明显降低。或者，即使BER变小，但LDPC解码的FER的降低速度远小于正常的降低速度。因此，当迭代运算落入矩阵陷阱集合时，固态硬盘需要执行脱离矩阵陷阱集合(matrix trapping set breaking)，使LDPC解码的迭代运算不会一直陷在矩阵陷阱集合的迭代循环中。

发明内容

本发明提供一种低密度奇偶校验(Low-Density Parity-Check，以下称LDPC)装置与脱离矩阵陷阱集合(matrix trapping set)方法，其可以使LDPC装置所进行的迭代运算脱离矩阵陷阱集合。