[发明专利]半导体装置以及用于制造半导体装置的方法有效
申请号: | 201710040163.6 | 申请日: | 2017-01-20 |
公开(公告)号: | CN107123652B | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 三原竜善 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H10B43/30 | 分类号: | H10B43/30;H10B43/35;H01L29/792 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 金晓 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 以及 用于 制造 方法 | ||
1.一种半导体装置,包括:
半导体衬底,所述半导体衬底包括第一主表面;
元件分离膜,所述元件分离膜形成在所述第一主表面上方;
突起部,所述突起部是所述半导体衬底的一部分,从所述元件分离膜突出并在平面视图中的第一方向上延伸;
控制栅极电极,所述控制栅极电极沿着所述突起部的表面在与所述第一方向垂直的第二方向上延伸,并且与所述元件分离膜的第一部分的第二主表面重叠;
第一绝缘膜,所述第一绝缘膜形成在所述控制栅极电极和所述突起部之间;
存储器栅极电极,所述存储器栅极电极沿着所述突起部的表面在所述第二方向上延伸,并且与所述元件分离膜的第二部分的第三主表面重叠,以及
第二绝缘膜,所述第二绝缘膜形成在所述存储器栅极电极和所述突起部之间,
其中相对于所述第一主表面,所述第三主表面比所述第二主表面低,
其中所述控制栅极电极与所述第一部分中的所述第二主表面接触,以及
其中所述第二绝缘膜从所述突起部连续地延伸并且在所述第二部分中插入所述存储器栅极电极和所述第三主表面之间。
2.根据权利要求1所述的半导体装置,
其中所述第二绝缘膜是氮化硅膜,以及
其中所述第二绝缘膜的膜厚度比所述第一绝缘膜的膜厚度厚。
3.根据权利要求1所述的半导体装置,
其中,在所述第一主表面上方,所述第二部分的元件分离膜的膜厚度比所述第一部分的元件分离膜的膜厚度薄。
4.一种半导体装置,包括:
半导体衬底,所述半导体衬底包括第一主表面;
元件分离膜,所述元件分离膜形成在所述第一主表面上方;
突起部,所述突起部是所述半导体衬底的一部分,从所述元件分离膜突出并在平面视图中的第一方向上延伸;
控制栅极电极,所述控制栅极电极沿着所述突起部的表面在与所述第一方向垂直的第二方向上延伸,并且与所述元件分离膜的第一部分的第二主表面重叠;
第一绝缘膜,所述第一绝缘膜形成在所述控制栅极电极和所述突起部之间;
存储器栅极电极,所述存储器栅极电极沿着所述突起部的表面在所述第二方向上延伸,并且与所述元件分离膜的第二部分的第三主表面重叠,以及
第二绝缘膜,所述第二绝缘膜形成在所述存储器栅极电极和所述突起部之间;
其中,从所述第三主表面到所述突起部的与所述存储器栅极电极重叠的远端端部的高度高于从所述第二主表面到所述突起部的与所述控制栅极电极重叠的远端端部的高度。
5.根据权利要求4所述的半导体装置,
其中所述控制栅极电极在所述第一部分中与所述第二主表面接触,以及
其中所述第二绝缘膜从所述突起部连续地延伸并且在所述第二部分中插入所述存储器栅极电极和所述第三主表面之间。
6.根据权利要求5所述的半导体装置,
其中所述第二绝缘膜是氮化硅膜,以及
其中所述第二绝缘膜的膜厚度比所述第一绝缘膜的膜厚度厚。
7.根据权利要求4所述的半导体装置,
其中,在所述第一主表面上方,所述第二部分的元件分离膜的膜厚度比所述第一部分的元件分离膜的膜厚度薄。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710040163.6/1.html,转载请声明来源钻瓜专利网。