[发明专利]显示面板

说明书

技术领域

本发明关于一种显示面板，特别是一种走线长度会造成信号延迟的显示面板。

背景技术

随着显示技术的发展，显示面板的解析度与尺寸日渐增大，使得显示面板中的元件数也随之增加。在元件数增加的情况下，如何在有限的空间中布线，以使各元件能接到对的线，且各走线彼此之间不互相干扰成了工程师布局时的一大问题。此外，目前最常遇见的问题是，驱动集成电路(integrated circuit,IC)经由扇出(fan out)走线连接到多行或多列的像素，但是由于驱动集成电路与各行像素或各列像素之间的扇出走线长度不一的情况下，造成各走线造成的信号时间延迟并不一致，而使得像素驱动的时序上出现问题，严重时还可能造成V字区块(V block)的问题。

发明内容

本发明在于提供一种显示面板，以克服扇出走线长度不一造成各走线造成的信号时间延迟并不一致的问题。

本发明提供了一种显示面板，所述的显示面板具有基板、像素阵列与驱动模块。基板具有显示区与周边线路区。像素阵列设置于显示区。驱动模块位于周边线路区。每一驱动模块经由多条导线分别电性连接像素阵列中对应的多个像素。每一驱动模块接收多个起始信号的其中之一。起始信号分别用以指示相对于参考时间点的至少一时间延迟量。不同的驱动模块接收不同的起始信号。每一驱动模块依据接收的起始信号提供多个驱动信号给像素。其中一驱动模块电性连接的导线中定义有第一导线与第二导线。第一导线的长度长于第二导线的长度。其中，驱动模块提供给第一导线的驱动信号相对于参考时间点的时间延迟量小于驱动模块提供给第二导线的驱动信号相对于参考时间点的时间延迟量。

本发明更提供了一种显示面板，所述的显示面板具有基板、像素阵列与驱动模块。基板具有显示区与周边线路区。像素阵列设置于显示区。驱动模块位于周边线路区。驱动模块经由多条导线分别电性连接像素阵列中的多个像素。驱动模块依据起始信号提供多个驱动信号给像素。驱动模块电性连接的导线中定义有第一导线、第二导线与第三导线。第二导线位于第一导线与第三导线之间。其中，驱动模块提供给第一导线的驱动信号与驱动模块提供给第二导线的驱动信号之间具有第一时间差。驱动模块提供给第二导线的驱动信号与驱动模块提供给第三导线的驱动信号之间具有第二时间差，第一时间差不同于第二时间差。

综合以上所述，本发明提供了一种显示面板，显示面板具有多个驱动模块，每一个驱动模块分别以多条导线电性连接显示区中的多个像素。其中部分的导线的长度并不相同。各驱动模块提供具有相对小的时间延迟的信号至长度较长的导线，且各驱动模块提供具有相对大的时间延迟的信号至长度较短的导线，以使接收端，也就是连接至各导线的各像素，所看到的信号时间延迟是相同的，以使各像素可以在所欲的操作时间中更新数据，而避免了V字区块的问题。

以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。

附图说明

图1为根据本发明一实施例所绘示的显示面板的结构示意图。

图2A为根据本发明图1所示的实施例中传输时间延迟量的示意图。

图2B为根据本发明图1所示的实施例中走线段DF1～DF5与走线段DF1～DF5分别导致的传输时间延迟量的示意图。

图3A为根据本发明一实施例所绘示的各驱动信号的初始时间延迟量的示意图。

图3B为根据图3A所示的实施例所绘示的各驱动信号的总时间延迟量的示意图。

图4A为根据本发明另一实施例所绘示的显示面板的走线示意图。

图4B为根据图4A中驱动信号SD1～SD5的初始时间延迟量的示意图。

图4C为根据图4A中驱动信号SD6～SD10的初始时间延迟量的示意图。

图5A为根据本发明更一实施例所绘示的显示面板的走线示意图。

图5B为根据图5A中驱动信号SD1～SD5的初始时间延迟量的示意图。

图5C为根据图5A中驱动信号SD6～SD10的初始时间延迟量的示意图。

图6A为根据本发明又一实施例所绘示的显示面板的走线示意图。

图6B为根据图6A中驱动信号SD1～SD5的初始时间延迟量的示意图。

图7为根据本发明一实施例所绘示的扫描信号延迟的示意图。

其中，附图标记：

1、4 显示面板

10 基板

12_1、12_2、42_1、42_2、52_1、52_2、62_1、62_2 驱动模块