[发明专利]半导体器件及其制作方法、电子装置

说明书

本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；在所述半导体衬底上形成虚拟栅极，所述虚拟栅极至少自PMOS器件区域的栅极区域延伸至NMOS器件区域的栅极区域；去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；去除所述NMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成N型功函数金属层。该制作方法可以降低金属边界效应对器件性能的影响。该半导体器件及电子装置具体类似的优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体工艺生产过程中晶体管的尺寸不断缩小，当进入45nm及以下技术节点后，引入HKMG(即高K金属栅极)工艺来克服诸如多晶硅栅极耗尽、掺杂物渗透、高的栅极表面电阻等问题。目前一种HKMG工艺是先高K后金属栅极(HiK first，gate last)工艺，即先形成高K栅极介质层和虚拟栅极，然后再通过去除虚拟栅极形成金属栅极。

HKMG工艺可以应用于各种器件，如图1A和图1B所示，其示出了目前一种应用HKMG工艺制作的反相器的示意性版图和剖面图，PMOS器件和NMOS器件共用栅极(gate)，因而栅极形成在PMOS器件和NMOS器件的栅极区域的连线上。然而，在28nm高K及以下先进技术节点，对于这种共用栅极的器件，金属边界效应(Metal Boundary effect，MBE)变得越来越严重。金属边界效应是铝通过STI上栅极下方的氮化钛(TiN)从NMOS功函数金属扩散到PMOS功函数金属导致的。

如图1B所示，在制作图1A所示的反相器时，在半导体衬底100中形成隔离结构101，将半导体衬底100分割为多个有源区，以及分割成PMOS器件区域和NMOS器件区域，然后在PMOS器件和NMOS器件的栅极区域的连线上形成高K栅极介质层和保护层(例如TiN)102和虚拟栅极103(例如，多晶硅)，然后再分别形成PMOS器件和NMOS器件的源漏区，最后，分别先后去除PMOS器件和NMOS器件栅极区域的虚拟栅极，并分别填充PMOS器件和NMOS器件的功函数金属形成金属栅极。

目前的制作方法中，NMOS器件的功函金属包括铝，其容易通过STI区域栅极下方的TiN从NMOS器件扩散到PMOS器件，从而产生金属边界效应，导致PMOS器件的功函数发送变化，影响器件性能，这种MBE效应随着器件特征尺寸的缩小越来越严重。

因此，需要提出一种半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件及其制作方法，其可以降低金属边界效应对器件性能的影响。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：

提供半导体衬底，在所述半导体衬底中形成隔离结构，以将所述半导体衬底分隔为PMOS器件区域和NMOS器件区域；

在所述PMOS器件区域和NMOS器件区域的栅极区域形成高K介质层和位于所述高K介质层上的保护层；

在所述半导体衬底上形成虚拟栅极，所述虚拟栅极覆盖所述PMOS器件区域和NMOS器件区域的栅极区域连线部分；

去除所述PMOS器件区域的虚拟栅极，并在该虚拟栅极所在区域形成P型功函数金属层；