[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明实施例涉及半导体器件及其制造方法。

背景技术

半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。半导体工业通过不断减小最小部件尺寸持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定的区域。由于近来对小型化、更高的速度和更大的带宽以及较低的功耗和延迟的需求的产生，需要针对半导体管芯的更小和更富创造性的封装技术。

随着半导体技术的进一步进步，堆叠半导体器件(例如，三维集成电路(3DIC))成为进一步减小半导体器件的物理尺寸的有效替代。在堆叠式半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多的半导体晶圆可以安装或堆叠在彼此的顶部上以进一步降低半导体器件的形状因数。

可以通过合适的接合技术将两个半导体晶圆和/或管芯接合在一起。通常使用的接合技术包括直接接合、化学激活接合、等离子体激活接合、阳极接合、共熔接合、玻璃浆料接合、粘合接合、热压接合、反应接合等。可以在堆叠半导体晶圆之间提供电连接。堆叠半导体器件可以提供具有更小的形成因子更高的密度并且允许增加的性能和降低功耗。

发明内容

根据本发明的一个实施例，提供了一种半导体器件，包括：第一集成电路管芯；第二集成电路管芯，连接至所述第一集成电路管芯的；贯通孔，连接在所述第一集成电路管芯的第一导电部件和所述第二集成电路管芯的第二导电部件之间；以及导电屏蔽物，围绕所述贯通孔的部分设置。

根据本发明的另一实施例，还提供了一种制造器件的方法，所述方法包括：将第一半导体器件连接至第二半导体器件，其中，所述第一半导体器件包括连接至所述第一半导体器件的衬底的导电屏蔽物；在所述第一半导体器件和所述第二半导体器件中并且接近所述第一半导体器件的所述导电屏蔽物形成孔；以及用导电材料填充位于所述第一半导体器件和所述第二半导体器件中的所述孔以形成贯通孔。

根据本发明的又一实施例，还提供了一种制造器件的方法，所述方法包括：将第一半导体器件连接至第二半导体器件；其中，所述第一半导体器件包括第一衬底、设置在所述第一衬底上方的第一导电部件、设置在所述第一导电部件上方的第一绝缘材料层以及连接至所述第一衬底并接近所述第一导电部件的导电屏蔽物；其中，所述第二半导体器件包括第二衬底、设置在所述第二衬底上方的第二导电部件以及设置在所述第二导电部件上方的第二绝缘材料层；其中，将所述第一半导体器件连接至所述第二半导体器件包括将所述第二绝缘材料层连接至所述第一绝缘材料层；在所述第二半导体器件的部分和所述第一半导体器件中形成孔；在所述孔中形成衬垫；去除所述衬垫的部分；以及用导电材料填充位于所述第一半导体器件和所述第二半导体器件中的所述孔以形成连接在所述第一导电部件和所述第二导电部件之间的贯通孔。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1和图2是根据本发明的一些实施例的接合在一起的半导体器件的截面图。

图3至图7以及图10至图15示出了处于各个阶段的制造工艺的截面图，其中，根据一些实施例，图1和图2中所示的半导体器件接合在一起并且在两个半导体器件的导电部件之间形成贯通孔。

图8和图9是根据一些实施例的图7中所示的半导体器件的顶视图。

图16至图18是根据一些实施例的接合在一起的半导体器件的透视图。

图19是根据本发明的一些实施例的示出了半导体器件的制造方法的流程图。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。