[发明专利]移位寄存器单元、驱动方法、栅极驱动电路和显示装置

说明书

技术领域

本发明涉及显示驱动技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。

背景技术

在现有技术中，当未对栅极驱动电路进行初始化的操作时，会由于电路相关节点状态未知会导致电路初始工作时，由于电容耦合作用，导致一些节点的输出电压异常，进一步导致栅极电压的误开启。由于栅极驱动电路包括的第N级移位寄存器单元(N为正整数)的上拉节点由于处于浮空状态，所以该第N级移位寄存器单元的栅极驱动信号输出端OUT_N跟随时钟信号耦合有输出信号，但是输出电平可能只有2V～3V左右，由于超过了下一级移位寄存器单元包括的输入晶体管的阈值电压电压，会导致下一级移位寄存器单元中的上拉节点的电位被拉高拉高，会导致下一级移位寄存器单元的栅极驱动信号输出端OUT_N+1误输出高电平。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有技术中由于未对栅极驱动电路进行初始化的操作时，会由于电路相关节点状态未知会导致电路初始工作时，由于电容耦合作用，导致一些节点的输出电压异常，进一步导致栅极电压的误开启的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包含于一栅极驱动电路中，该栅极驱动电路与一起始信号输入端连接，所述移位寄存器单元包括输入端、复位端和栅极驱动信号输出端，所述移位寄存器单元还包括：

输出模块，分别与上拉节点、下拉节点、栅极驱动信号输出端、第一时钟信号输出端和低电平输出端连接；

输出控制模块，分别与输入端、复位端、上拉节点、下拉节点和第二时钟信号输出端连接；以及，

初始化模块，与初始化控制信号输出端连接，用于在每一显示周期开始时，在所述起始信号输入端输入起始信号之前，控制所述初始化控制信号输出端输出初始化控制信号，以使得所述上拉节点的电位为第一电平，以对所述上拉节点进行放噪。

实施时，所述初始化模块包括：初始化晶体管，栅极与所述初始化控制信号输出端连接，第一极与所述上拉节点连接，第二极与第一电平输出端连接。

实施时，所述输出控制模块包括：上拉节点控制子模块，分别与输入端、复位端、上拉节点和下拉节点连接，用于当所述下拉节点的电位为第二电平时控制所述上拉节点和所述第一电平输出端连接；以及，下拉节点控制子模块，分别与所述上拉节点、所述下拉节点、第二时钟信号输出端和第一电平输出端连接；

所述初始化模块还与所述下拉节点连接，用于在每一显示周期开始时，在所述起始信号输入端输入起始信号之前，控制所述初始化控制信号输出端输出初始化控制信号，以使得所述下拉节点的电位为第二电平，从而通过所述下拉节点控制子模块控制所述下拉节点的电位为第一电平。

实施时，所述初始化模块包括：初始化晶体管，栅极与所述初始化控制信号输出端连接，第一极与所述下拉节点连接，第二极与所述初始化控制信号输出端连接。

实施时，所述下拉节点控制子模块用于当所述第二时钟信号输出端输出第二电平时控制所述下拉节点与所述第二时钟信号输出端连接，当所述上拉节点的电位为第二电平时控制所述下拉节点与所述第一电平输出端连接。

实施时，所述下拉节点控制子模块包括：

第一下拉节点控制晶体管，栅极和第一极都与所述第二时钟信号输出端连接，第二极与所述下拉节点连接；

第二下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述第一电平输出端连接；以及，

下拉电容，第一端与所述下拉节点连接，第二端与所述第一电平输出端连接。

实施时，所述上拉节点控制子模块还分别与第一电平输出端和第二电平输出端连接，用于在输入阶段在所述输入端接入的输入信号的控制下控制所述上拉节点与所述第二电平输出端连接，在输出阶段控制自举拉升所述上拉节点的电位，在复位阶段在所述复位端接入的复位信号的控制下控制所述上拉节点与第一电平输出端连接。

实施时，所述上拉节点控制子模块包括：

输入晶体管，栅极与输入端连接，第一极与所述第二电平输出端连接，第二极与所述上拉节点连接；

复位晶体管，栅极与复位端连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接；

存储电容，第一端与所述上拉节点连接，第二端与所述栅极驱动信号输出端连接；以及，

上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述第一电平输出端连接。