[发明专利]多进制运算器标记生成电路在审
| 申请号： | 201710023530.1 | 申请日： | 2017-01-03 |
| 公开（公告）号： | CN108270432A | 公开（公告）日： | 2018-07-10 |
| 发明（设计）人： | 胡五生 | 申请（专利权）人： | 胡五生 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 741002 甘肃省*** | 国省代码： | 甘肃;62 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输入端 标记生成电路 多进制 运算器 进位 逻辑电路输出 逻辑阵列电路 传统逻辑 连接组合 门电路 全组合 与逻辑 两组 量化 | ||
1.一种多进制运算器标记生成电路由输入位权线和传统逻辑电路组成，所述的位权线是由申请“量化逻辑电路及其运算方法”所述的一组线或点组成；
所述的多进制运算器标记生成电路是把具有相同进位制的两组位权码的各权值二值的是a0，a1和b0，b1，
三值的是a0，a1，a2和b0，b1，b2；
四值的是a0，a1，a2，a3和b0，b1，b2，b3；
五值的是a0，a1，a2，a3，a4和b0，b1，b2，b3，b4
六值的是a0，a1，a2，a3，a4，a5和b0，b1，b2，b3，b4，b5
七值的是a0，a1，a2，a3，a4，a5，a6和b0，b1，b2，b3，b4，b5，b6
八值的是a0，a1，a2，a3，a4，a5，a6，a7和b0，b1，b2，b3，b4，b5，b6，b7
九值的是a0，a1，a2，a3，a4，a5，a6，a7，a8和b0，b1，b2，b3，b4，b5，b6，b7，b8
十值的是a0，a1，a2，a3，a4，a5，a6，a7，a8，a9，和b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，
N值的依次类推；分别和传统逻辑的与逻辑门电路y00，y01，y02....ynn的输入进行连接，y00的输入端和位权值a0b0相接，y01的输入端和a0b1相接，y02的输和a0b2相接，依次类推直至ynn和anbn的输入端相接，y00，y01，y02....ynn，的全部输出a0b0，a0b1，a0bn..a1b0，a1b1，...anbn，组成“全与”逻辑的输出，n+1值是所采用的进位制，由不同进位制的位权输入构成不同值的″量化逻辑″的“全与”逻辑电路，所述的“全与”逻辑电路输出均为“标记”信息a0b0，a0b1，a0bn..a1b0，a1b1，...anbn，二值至十值输出标记信息如下列表：
二值量化逻辑“全与”输出标记表
a0 a1 b0 a0b0 a1b0 b1 a0b1 a1b1
三值量化逻辑“全与”输出标记表
a0 a1 a2 b0 a0b0 a1b0 a2b0 b1 a0b1 a1b1 a2b1 b2 a0b2 a1b2 a2b2
四值量化逻辑“全与”输出标记表
a0 a1 a2 a3 b0 a0b0 a1b0 a2b0 a3b0 b1 a0b1 a1b1 a2b1 a3b1 b2 a0b2 a1b2 a2b2 a3b2 b3 a0b3 a1b3 a2b3 a3b3
五值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 b0 a0b0 a1b0 a2b0 a3b0 a4b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4
六值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 a5 b0 a0b0 a1b0 a2b0 a3b0 a4b0 a5b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 a5b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 a5b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 a5b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4 a5b4 b5 a0b5 a1b5 a2b5 a3b5 a4b5 a5b5
七值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 a5 a6 b0 a0b0 a1b0 a2b0 a3b0 a4b0 a5b0 a6b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 a5b1 a6b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 a5b2 a6b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 a5b3 a6b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4 a5b4 a6b4 b5 a0b5 a1b5 a2b5 a3b5 a4b5 a5b5 a6b5 b6 a0b6 a1b6 a2b6 a3b6 a4b6 a5b6 a6b6
八值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 a5 a6 a7 b0 a0b0 a1b0 a2b0 a3b0 a4b0 a5b0 a6b0 a7b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 a5b1 a6b1 a7b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 a5b2 a6b2 a7b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 a5b3 a6b3 a7b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4 a5b4 a6b4 a7b4 b5 a0b5 a1b5 a2b5 a3b5 a4b5 a5b5 a6b5 a7b5 b6 a0b6 a1b6 a2b6 a3b6 a4b6 a5b6 a6b6 a7b6 b7 a0b7 a1b7 a2b7 a3b7 a4b7 a5b7 a6b7 a7b7
九值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 a5 a6 a7 a8 b0 a0b0 a1b0 a2b0 a3b0 a4b0 a5b0 a6b0 a7b0 a8b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 a5b1 a6b1 a7b1 a8b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 a5b2 a6b2 a7b2 a8b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 a5b3 a6b3 a7b3 a8b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4 a5b4 a6b4 a7b4 a8b4 b5 a0b5 a1b5 a2b5 a3b5 a4b5 a5b5 a6b5 a7b5 a8b5 b6 a0b6 a1b6 a2b6 a3b6 a4b6 a5b6 a6b6 a7b6 a8b6 b7 a0b7 a1b7 a2b7 a3b7 a4b7 a5b7 a6b7 a7b7 a8b7 b8 a0b8 a1b8 a2b8 a3b8 a4b8 a5b8 a6b8 a7b8 a8b8
十值量化逻辑“全与”输出标记表
a0 a1 a2 a3 a4 a5 a6 a7 a8 a9 b0 a0b0 a1b0 a2b0 a3b0 a4b0 a5b0 a6b0 a7b0 a8b0 a9b0 b1 a0b1 a1b1 a2b1 a3b1 a4b1 a5b1 a6b1 a7b1 a8b1 a9b1 b2 a0b2 a1b2 a2b2 a3b2 a4b2 a5b2 a6b2 a7b2 a8b2 a9b2 b3 a0b3 a1b3 a2b3 a3b3 a4b3 a5b3 a6b3 a7b3 a8b3 a9b3 b4 a0b4 a1b4 a2b4 a3b4 a4b4 a5b4 a6b4 a7b4 a8b4 a9b4 b5 a0b5 a1b5 a2b5 a3b5 a4b5 a5b5 a6b5 a7b5 a8b5 a9b5 b6 a0b6 a1b6 a2b6 a3b6 a4b6 a5b6 a6b6 a7b6 a8b6 a9b6 b7 a0b7 a1b7 a2b7 a3b7 a4b7 a5b7 a6b7 a7b7 a8b7 a9b7 b8 a0b8 a1b8 a2b8 a3b8 a4b8 a5b8 a6b8 a7b8 a8b8 a9b8 b9 a0b9 a1b9 a2b9 a3b9 a4b9 a5b9 a6b9 a7b9 a8b9 a9b9 。
2.根据权利要求1：所述的逻辑阵列有二值、三值、四值、五值、六值、七值、八值、九值、十值、至任意值“全与”逻辑阵列。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胡五生，未经胡五生许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710023530.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种抗双节点翻转的锁存器
- 下一篇：多值量化器的输出设计及赋值方法
