[发明专利]一种多通道高速测时系统及测时数据处理方法

权利要求书

1.一种多通道高速测时系统，包括FPGA处理系统(1)，其特征在于：所述FPGA处理系统(1)分别电性输入连接激励信号检测子系统(2)、时钟单元(3)和隔离通断触发单元(4)，所述FPGA处理系统(1)电性输出连接存储器模组(5)，所述存储器模组(5)电性输入连接掉电保护电路(7)，所述FPGA处理系统(1)电性双向连接网络通信子系统(6)。

2.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述时钟单元(3)由温补有源晶体振荡器构成。

3.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述激励信号检测子系统(2)包括激励信号检测处理器(21)，所述激励信号检测处理器(21)电性输出连接数字信息存储单元(22)，所述激励信号检测处理器(21)电性输入连接高速A/D转换单元(23)，所述高速A/D转换单元(23)电性输入连接高速光电耦合器(24)，所述高速光电耦合器(24)电性输入连接隔离升压电路(25)，所述隔离升压电路(25)电性输入连接激励电源(26)。

4.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述网络通信子系统(6)包括网络通信处理器(61)，所述网络通信处理器(61)电性输入连接通信指令接收单元(62)，所述网络通信处理器(61)电性双向连接MUC网络通信单元(63)，所述MUC网络通信单元(63)电性双向连接TCP/IP单元(64)，所述TCP/IP单元(64)电性双向连接I/O端口(65)。

5.一种多通道高速测时数据处理方法，包括如下步骤：触发信号接通、激励信号检测、数据换算、数据存储和数据上传，其特征在于：该多通道高速测时数据处理方法，具体步骤如下：

S1：触发信号接通：软件控制隔离通断触发单元(4)接通信号触发，并将信号发送给FPGA处理系统(1)；

S2：激励信号检测：激励信号检测子系统(2)检测靶网的通过电流，并将电流数字信息存储；

S3：数据换算：FPGA处理系统(1)获取激励信号检测子系统(2)检测存储的电流数字信息，对数字信息分析、转换和压缩，将电流数字信息转换成时间数字信息；

S4：数据存储：FPGA处理系统(1)将时间数字信息发送给存储器模组(5)，存储器模组(5)将时间数字信息存储；

S5：数据上传：FPGA处理系统(1)通过网络通信子系统(6)将时间数字信息发送到云服务端。

6.根据权利要求5所述的一种多通道高速测时数据处理方法，其特征在于：所述步骤S2中，隔离升压电路(25)将激励电源(26)进行隔离升压、稳压和滤波，通过高速光电耦合器(24)形成对靶网的激励源，高速光电耦合器(24)对靶网通过电流进行检测，同时通过光电效应实现隔离，并将隔离后的电流模拟信号输送给高速A/D转换单元(23)，高速A/D转换单元(23)将电流模拟信号转换成电流数字信号，并将电流数字信号输送给数字信息存储单元(22)，数字信息存储单元(22)将电流数字信息进行存储。