[发明专利]像素结构及液晶显示器

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构及液晶显示器。

背景技术

垂直取向(Vertical Alignmengt，简称VA)薄膜场效应晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)在大视角观察时色偏现象比较严重，在大尺寸面板上更为明显，为了解决大视角的色偏问题，大尺寸面板像素设计普遍采用低色偏(Low color shift)的像素设计。

请参考图1，图中标号1为扫描线，2为数据线，3为公共线。低色偏像素设计一般采用第一金属层做公共线3，因此在结构上需要三个通孔(a、b和c)。其中通孔a连通薄膜晶体管T13与主区e的像素电极，通孔b连通薄膜晶体管T12与子区d的像素电极，通孔c连通薄膜晶体管T11与公共线3，由于三个通孔占据较大的空间，特别是在高解析度的面板设计中，单个像素尺寸较小，三个通孔的设计对开口率的影响较大，不利于高开口率，高穿透率的像素设计。

发明内容

本发明提供一种像素结构及液晶显示器，用以解决现有技术中通孔过多占据空间较大，影响开口率的技术问题。

本发明一方面提供一种像素结构，包括：扫描线、数据线、公共线和像素区，其中，扫描线与数据线垂直设置，数据线与公共线同层设置且相互平行，像素区位于扫描线与数据线所围成的区域内，像素区包括子区，子区包括第一薄膜晶体管，第一薄膜晶体管的栅极与扫描线连接，第一薄膜晶体管的源极与公共线连接。

进一步的，子区还包括第二薄膜晶体管和子区像素电极，第二薄膜晶体管的栅极与扫描线连接，第二薄膜晶体管的源极与数据线连接，第二薄膜晶体管的漏极和第一薄膜晶体管的漏极均与子区像素电极连接。

进一步的，像素结构还包括第一通孔，第二薄膜晶体管的漏极通过第一通孔与子区像素电极连接。

进一步的，像素区还包括主区，主区包括第三薄膜晶体管和主区像素电极，其中，第三薄膜晶体管的栅极与扫描线连接，第三薄膜晶体管的源极与数据线连接，第三薄膜晶体管的漏极与主区像素电极连接。

进一步的，像素结构还包括第二通孔，第三薄膜晶体管的漏极通过第二通孔与主区像素电极连接。

进一步的，公共线位于数据线与像素区之间。

进一步的，公共线与像素区部分重叠。

本发明另一方面提供一种液晶显示器，包括：扫描驱动电路、数据驱动电路和上述的像素结构，其中，扫描线与扫描驱动电路连接并用于传送扫描驱动电路产生的扫描信号，数据线与数据驱动电路连接并用于传送数据驱动电路产生的数据信号。

本发明提供的像素结构及液晶显示器，由于数据线与公共线同层设置，因此第一薄膜晶体管的源极与公共线连接时不再需要经过通孔进行连接，由此可以省去一个通孔的设计，从而提高像素的开口率，对于像素尺寸较小的高解析度面板，通过这种方式提升开口率的效果更加明显，可进一步提升穿透率。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1为现有技术像素结构示意图；

图2为本发明一实施例提供的像素结构示意图；

图3为本发明一实施例提供的像素结构的电路示意图。

在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。

具体实施方式

下面将结合附图对本发明作进一步说明。

请参考图2和图3，本发明实施例提供一种像素结构，包括：扫描线1、数据线2、公共线3和像素区，其中，扫描线1与数据线2垂直设置，数据线2与公共线3同层设置且相互平行，像素区位于扫描线1与数据线2所围成的区域内，像素区包括子区41，子区41包括第一薄膜晶体管T1，第一薄膜晶体管T1的栅极与扫描线1连接，第一薄膜晶体管T1的源极与公共线3连接。

由于数据线2与公共线3同层设置，因此第一薄膜晶体管T1的源极与公共线3连接时不再需要经过通孔进行连接，由此可以省去一个通孔的设计，从而提高像素的开口率，对于像素尺寸较小的高解析度面板，通过这种方式提升开口率的效果更加明显，从而进一步提升穿透率。

在本发明一个具体实施例中，子区41还包括第二薄膜晶体管T2和子区像素电极，第二薄膜晶体管T2的栅极与扫描线1连接，第二薄膜晶体管T2的源极与数据线2连接，第二薄膜晶体管T2的漏极和第一薄膜晶体管T1的漏极均与子区像素电极连接。