[发明专利]基于时域阻抗的电容选择方法

权利要求书

1.一种基于时域阻抗的电容选择方法，其特征在于，包括以下步骤：

(1)计算PDN数字芯片的目标阻抗Z_t；

(2)定义电路元件的时域阻抗Z为：在带有上升沿的阶跃电流的作用下，理想的电阻R或电感L或电容C两端的电压变化量ΔV与激励电流变化量的比值Δi；

(3)确定电压调节模组的有效去耦上升时间：

将电压调节模组建模为理想电阻R₁和理想电感L₁的串联，根据电路元件的时域阻抗定义，确定电压调节模组的有效去耦上升时间为使电压调节模组的等效电感L₁的时域阻抗Z₁小于目标阻抗Z_t的上升时间范围，电压调节模组的有效去耦上升时间t_r为：t_r≥L₁/Z_t，并取t_r＝L₁/Z_t为电压调节模组的最小有效去耦上升时间t_v；

(4)确定备选电容库中n个相同电容器并联的最大有效去耦上升时间和最小有效去耦上升时间：

将实际电容器建模为理想电阻R₂、理想电感L₂和理想电容C₂的串联，计算n个相同电容器并联的时域阻抗Z₂为：

设电容器时域阻抗Z₂小于等于目标阻抗Z_t，计算n个相同电容器并联的最小有效去耦上升时间 t_r1和最大有效去耦上升时间t_r2：

其中C₂²(n Z_t-R₂)²-2C₂L₂≥0，n为大于0的整数；

(5)根据步骤(3)和步骤(4)的结果选择电容：

5a)判断电压调节模组的有效去耦上升时间t_v是否小于芯片电流的最小上升时间t_r0，若是，则终止选择电容，转至5d)；否则，选择最大有效上升时间大于且最接近电压调节模组最小有效去耦上升时间t_v的电容器，并由式<1>式算得该所选电容器的最小有效去耦上升时间，执行5b)；

5b)判断所选电容器的最小有效去耦时间是否小于芯片电流的最小上升时间t_r0，若是，则终止选择电容，转至5d)；否则，选择最大有效去耦上升时间大于且最接近于所选电容器最小有效去耦上升时间的电容器，并由式<1>算得所选电容器的最小有效上升时间，执行5c)；

5c)重复5b)；

5d)将所选电容器与电压调节模组的由等效电感和等效电阻串联的电路并联连接，组成最终的去耦电路，完成对高速PDN电压噪声的抑制。

2.根据权利要求1所述的方法，其中步骤1)中计算PDN数字芯片的目标阻抗Z_t，按如下步骤进行：

2a)获取PDN数字芯片的额定功率P和额定电压V，计算最大瞬态电流I_p：

I_p＝P/V；

2b)根据最大瞬态电流I_p计算目标阻抗：Z_t＝ΔV/I_p，

其中ΔV为PDN芯片允许的最大电压波动，取值为额定电压V的±3％-±5％。