[发明专利]移位寄存器、其驱动方法、栅极集成驱动电路及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤指一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置。

背景技术

GOA(Gate on Array)是一种将栅极集成驱动电路集成于薄膜晶体管基板上的技术，通过栅极集成驱动电路向像素区域的各薄膜晶体管的栅极提供栅极扫描信号，逐行开启各薄膜晶体管，实现像素单元的数据信号输入。

在现有技术中，移位寄存器作为栅极集成驱动电路的组成部分，基本结构如图1a所示，包括15个薄膜晶体管，分别为第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、第九薄膜晶体管M9、第十薄膜晶体管M10、第十一薄膜晶体管M11、第十二薄膜晶体管M12、第十三薄膜晶体管M13、第十四薄膜晶体管M14、第十五薄膜晶体管M15，一个存储电容C，一个时钟信号端CLK，两个控制信号端VDD1和VDD2，一个信号输入端INPUT，一个复位信号端RESET，一个参考信号端VSS、以及一个信号输出端G[N]。

此外，由级联的上述移位寄存器组成的栅极集成驱动电路的结构如图1b所示，第N级移位寄存器的信号输出端在输出栅极扫描信号的同时，向第N+2级移位寄存器的复位信号端提供复位信号，同时向第N-1级移位寄存器的信号输入端提供有效脉冲信号。

通常，对于显示面板的一行像素，一帧内的大部分时间为像素电压的保持状态，即移位寄存器的信号输出端G[N]输出的电位保持低电平；同时，对于栅极集成驱动电路，如果其中一个移位寄存器的信号输出端输出的信号异常，则会导致与其连接的上下级移位寄存器的信号输出端均会出现输出异常；因此，提高移位寄存器去除噪音的能力显得尤其重要。

基于此，如何提高移位寄存器去除噪音的能力，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供的一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置，用以解决如何提高移位寄存器去除噪音的能力，提高移位寄存器输出的栅极扫描信号的稳定性。

本发明实施例提供了一种移位寄存器，包括：连接于信号输入端与第一节点之间的输入模块，用于在所述信号输入端输入的有效脉冲信号的控制下，将有效脉冲信号提供至所述第一节点；连接于所述第一节点、时钟信号端、以及信号输出端之间的输出控制模块，用于在所述第一节点的控制下，将所述时钟信号端的时钟信号提供至所述信号输出端；连接于复位信号端、参考信号端、以及所述第一节点之间的复位模块，用于在所述复位信号端的复位信号的控制下，将所述参考信号端的参考信号提供至所述第一节点；还包括：

连接于所述信号输入端、所述参考信号端、以及所述信号输出端之间的降噪模块，用于在所述信号输入端输入的有效脉冲信号的控制下，将所述参考信号端的参考信号提供至所述信号输出端。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述降噪模块，包括：第一薄膜晶体管；其中，

所述第一薄膜晶体管的栅极与所述信号输入端相连，源极与所述参考信号端相连，漏极与所述信号输出端相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入模块，包括：第二薄膜晶体管；其中，

所述第二薄膜晶体管的栅极和源极均与所述信号输入端相连，漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输出控制模块，包括：第三薄膜晶体管、以及电容；其中，

所述第三薄膜晶体管的栅极与所述第一节点相连，源极与所述时钟信号端相连，漏极与所述信号输出端相连；

电容连接于所述第一节点与所述信号输出端之间。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述复位模块，包括：第四薄膜晶体管；其中，

所述第四薄膜晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，还包括：

连接于第一控制信号端、所述第一节点、所述参考信号端、以及所述信号输出端之间的第一下拉控制模块，用于在所述第一节点的控制下，将所述参考信号端的参考信号提供至第二节点，在所述第二节点为所述第一控制信号端输入的第一控制信号时，将所述参考信号端的参考信号分别提供至所述第一节点和所述信号输出端；