[发明专利]访存设备、计算设备和应用于卷积神经网络运算的设备

权利要求书

1.一种访存设备，其特征在于，包括：

输入缓存单元，用于缓存待计算的数据块；

级联单元，与所述输入缓存单元相连，所述级联单元用于从所述输入缓存单元中读取所述待计算的数据块，所述待计算的数据块包括第一数据块和第二数据块；将所述第一数据块尾部和所述第二数据块首部相连，得到级联数据块；从所述级联数据块中截取第三数据块，所述第三数据块包含所述级联数据块中的一段连续的数据，且所述第三数据块的长度与所述输入缓存单元中的所述第一数据块或所述第二数据块的长度相等。

2.如权利要求1所述的访存设备，其特征在于，

所述访存设备还包括：

控制单元，所述控制单元与所述级联单元相连，用于向所述级联单元发送第一控制指令，所述第一控制指令用于指示所述级联数据块的截取方式；

所述级联单元根据所述第一控制指令，从所述级联数据块中截取所述第三数据块。

3.如权利要求2所述的访存设备，其特征在于，所述第一控制指令包含第一指示信息，所述第一指示信息用于指示所述第三数据块在所述级联数据块中的起始位置。

4.如权利要求3所述的访存设备，其特征在于，所述第一指示信息包含所述第三数据块的起始位置的数据序号，所述第一控制指令还包括第二指示信息，所述第二指示信息用于指示所述待计算的数据块的数据格式；

所述级联单元根据所述数据序号以及所述数据格式，确定所述第三数据块在所述级联数据块中的起始位置。

5.如权利要求1-4中任一项所述的访存设备，其特征在于，所述输入缓存单元包括读端口，所述读端口与第一控制寄存器相连，所述第一控制寄存器存储有第一配置信息，所述第一配置信息用于指示所述输入缓存单元中的待读取数据块的地址范围、在所述地址范围内的起始地址和步长，所述读端口从所述起始地址开始，以所述步长为相邻两次读操作的地址增长步长，循环读取所述地址范围内的数据块。

6.如权利要求1-4中任一项所述的访存设备，其特征在于，所述输入缓存单元包括写端口，所述写端口与第二控制寄存器相连，所述第二控制寄存器存储有第二配置信息，所述第二配置信息用于指示所述输入缓存单元中的存储新的数据块的地址范围、在所述地址范围的起始地址和步长，所述写端口从所述起始地址开始，以所述步长为相邻两次写操作的地址增长步长，将新的数据块循环写入所述地址范围中。

7.一种计算设备，其特征在于，所述计算设备与权利要求1至6任意一项所述的访存设备连接，所述计算设备用于对所述的访存设备中缓存的数据块进行计算，所述计算设备包括乘法缓存单元、乘法调度单元和加法单元，

所述乘法缓存单元用于缓存待处理的乘累加指令；

所述乘法调度单元用于从所述乘法缓存单元获取第一乘累加指令，当所述第一乘累加指令中的乘法运算的源操作数包括可优化操作数时，通过优化操作确定所述乘法运算的运算结果，并将所述第一乘累加指令中的乘法运算的运算结果直接发送至所述加法单元，n为大于等于0的整数，所述可优化操作数包括-1或2ⁿ，所述优化操作包括符号取反操作或移位操作；

所述加法单元根据所述第一乘累加指令中的乘法运算的运算结果，执行所述第一乘累加指令中的加法运算，得到所述第一乘累加指令对应的乘累加运算的运算结果。

8.如权利要求7所述的计算设备，其特征在于，所述乘法调度单元用于在一个时钟周期内调度从所述乘法缓存单元获取的多个乘累加指令，所述多个乘累加指令包含一个第一类型乘累加指令和至少一个第二类型乘累加指令，所述第一类型乘累加指令中的乘法运算的源操作数不包括-1，0和2ⁿ中的任一项，所述第二类型乘累加指令中的乘法运算的源操作数包括-1，0或2ⁿ。