[发明专利]具有鳍部端部应力引发特征的半导体设备在审
申请号: | 201680090565.0 | 申请日: | 2016-12-02 |
公开(公告)号: | CN109863606A | 公开(公告)日: | 2019-06-07 |
发明(设计)人: | B.何;M.L.哈滕多夫;J.L.卢斯;E.L.梅斯;E.J.汤普森 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/768 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 周学斌;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体鳍部 第二端部 第一端部 半导体设备 应力引发 鳍部 顶部表面 栅极电极 侧壁 插塞 介电 沟槽隔离区域 半导体结构 衬底 邻近 穿过 制造 | ||
描述了具有鳍部端部应力引发特征的半导体设备以及制造具有鳍部端部应力引发特征的半导体设备的方法。在示例中,半导体结构包括突出穿过衬底上面的沟槽隔离区域的半导体鳍部。该半导体鳍部具有顶部表面、第一端部、第二端部以及在第一端部与第二端部之间的一对侧壁。栅极电极处于半导体鳍部的顶部表面的区域上面并且横向地邻近一对侧壁的区域。栅极电极处于半导体鳍部的第一端部与第二端部之间。第一介电插塞处于半导体鳍部的第一端部处。第二介电插塞处于半导体鳍部的第二端部处。
技术领域
本发明的实施例属于半导体设备和处理的领域,并且特别地涉及具有鳍部端部应力引发特征的半导体设备和制造具有鳍部端部应力引发特征的半导体设备的方法。
背景技术
在过去的几十年内,集成电路中的特征的扩缩一直是不断发展的半导体产业后面的驱动力。扩缩成越来越小的特征使得能够增加在半导体芯片的有限真实空间(realestate)上的功能单元的密度。例如,缩小晶体管大小允许在芯片上结合增加数量的存储器或逻辑设备,从而有助于制造具有增加能力的产品。然而,对越来越多能力的驱动并非没有问题。优化每个设备的性能的必要性变得越来越重要。
在集成电路设备的制造中,随着设备尺寸持续缩小,诸如三栅极晶体管之类的多栅极晶体管变得更加普遍。在常规过程中,三栅极晶体管通常制造在块体硅衬底或绝缘体上硅衬底上。在一些实例中,块体硅衬底是优选的,这是由于它们的成本较低并且因为它们使得能够实现不太复杂的三栅极制造过程。
然而,扩缩多栅极晶体管并不是没有结果。随着微电子电路的这些基本构建块的尺寸减小,当设备尺寸缩放到10纳米(10 nm)节点以下时,维持迁移率改进和短沟道控制在设备制造中提出了挑战。
已经尝试了许多不同的技术来改进晶体管的迁移率。然而,在半导体设备的电子和/或空穴迁移率改进的方面仍需要显著的改进。
附图说明
图1图示了现有技术的半导体结构的截面图,该现有技术的半导体结构具有带有接缝或空隙的鳍部端部特征。
图2图示了根据本发明的实施例的具有鳍部端部应力引发特征的半导体结构的截面图。
图3A-3F图示了根据本发明的实施例的表示制造具有鳍部端部应力引发特征的半导体结构的方法中的各种操作的截面图。
图4A和4B分别图示了根据本发明的实施例的具有鳍部端部应力引发特征的非平面半导体设备的截面图和平面图(沿截面图的a-a'轴截取的)。
图5图示了根据本发明的另一个实施例的具有鳍部端部应力引发特征的另一个半导体结构的截面图。
图6图示了根据本发明的另一个实施例的具有鳍部端部应力引发特征的另一个半导体结构的截面图。
图7图示了根据本发明的实施例的具有拉伸单轴应力的鳍部的有角度的视图。
图8图示了根据本发明的实施例的具有压缩单轴应力的鳍部的有角度的视图。
图9A包括示出了根据本文中所述的实施例的沿不包括介电插塞的鳍部的顶部40纳米上面的[110]平面的沟道应力平均值的标绘图。
图9B包括示出了根据本文中所述的实施例的沿包括介电插塞的鳍部的顶部40纳米上面的[110]平面的沟道应力平均值的标绘图。
图10图示了根据本发明的实施例的一个实现方式的计算设备。
图11图示了包括本发明的一个或多个实施例的中介层(interposer)。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680090565.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类