[发明专利]频率合成器

说明书

公开了一种分数N频率合成器电路(20，20a‑c)。它包括分频器电路(70)，被配置为接收具有第一频率的第一振荡信号，接收指示除数的控制字，以及用所述除数对所述第一振荡信号进行分频以产生具有低于所述第一频率的第二频率的第二振荡信号。它还包括调制器电路(80)，被配置为产生到所述分频器电路的控制字序列。所述调制器电路(80)包括一组存储单元(M，M1‑MN)，被配置为响应于第一控制信号而存储所述调制器电路(80)的内部状态，以及响应于第二控制信号而恢复所述调制器电路(80)的所述内部状态，从而实现所述控制字序列的时移。还公开了通信电路、通信装置以及方法。

技术领域

本发明涉及一种频率合成器。

背景技术

可以预见，5G(第5代)蜂窝系统将使用毫米波。目前讨论的频率范围大约从15到60GHz。为了在户外使用该系统，与最近发布的60GHz室内系统相比，应该优选使用更长的循环前缀，从而在OFDM调制中使用更接近的子载波间隔。这导致相对严格的相位噪声要求。此外，还提出使用采用相对大量天线单元的波束成形来增加系统的范围和容量。

举例来说，在如上所述的系统中，本地振荡器(LO)生成电路的实现具有挑战性。例如，希望在不消耗过多功率的情况下将LO信号分发给这种波束成形系统中的所有收发机。在靠近收发机分布的频率合成器中本地生成LO信号是一种可能的方法。这些频率合成器可以用公共参考振荡器(例如晶体振荡器)驱动或与其同步。此外，如上所述，通常需要低相位噪声。

分数N频率合成器(例如分数N锁相环(PLL))适合于产生具有相对高频率分辨率的LO信号。这种分数N频率合成器通常包括由整数频率除数驱动的分频器。通过在时间上改变整数频率除数的值，获得平均非整数频率除数。合适的整数频率除数序列可以例如由调制器电路(例如Δ-Σ调制器)产生。由这种分数N频率合成器产生的LO信号的相位噪声至少部分地源于频率除数的调制。

为了获得由相位噪声引起的相对低的总信号损害，期望不同收发机的相位噪声具有相对低的相关性。因此，期望由不同分数N频率合成器产生的LO信号的相位噪声具有相对低的互相关性。

发明内容

获得相位噪声的相对低的相关性的一种可能方法是在不同的分数N频率合成器中使用用控制字序列表示的相同调制的频率除数序列，但是针对不同的分数N分频器在时间上将该序列移位不同的量。

发明人已经认识到，使用具有用于存储和恢复调制器的内部状态的存储单元的调制器电路来为频率合成器中的分频器产生控制字序列提供了用于在时间上移位这种序列的有效电路实现。

根据第一方面，提供了一种分数N频率合成器电路。它包括分频器电路，被配置为接收具有第一频率的第一振荡信号，接收指示除数的控制字，以及用所述除数对所述第一振荡信号进行分频以产生具有低于所述第一频率的第二频率的第二振荡信号。它还包括调制器电路，被配置为产生到所述分频器电路的控制字序列。所述调制器电路包括一组存储单元，被配置为响应于第一控制信号而存储所述调制器电路的内部状态，以及响应于第二控制信号而恢复所述调制器电路的所述内部状态，从而实现所述控制字序列的时移。

所述调制器电路可以被配置为响应于复位信号而将所述内部状态设置为默认状态。

所述频率合成器电路可以包括一组延迟单元。所述内部状态可以用所述一组延迟单元中的所述延迟单元的内容来表示。

对于所述一组延迟单元中的每个延迟单元，所述一组存储单元可以包括连接到该延迟单元并被配置为响应于所述第一控制信号而存储该延迟单元的所述内容的相关联的存储单元。

所述频率合成器电路可以包括一组多路复用器。对于所述一组延迟单元中的每个延迟单元，所述一组多路复用器可以包括连接到该延迟单元的输入端并被配置为响应于所述第二控制信号而将所述相关联的存储单元的内容提供给该延迟单元的所述输入端的相关联的多路复用器。