[发明专利]单电子晶体管(SET)和基于SET的QUBIT检测器设备有效
| 申请号: | 201680088879.7 | 申请日: | 2016-09-30 |
| 公开(公告)号: | CN109643730B | 公开(公告)日: | 2022-09-13 |
| 发明(设计)人: | H.C.乔治;J.S.克拉克 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | H01L29/775 | 分类号: | H01L29/775;H01L29/78;H01L29/73 |
| 代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 黄涛;刘春元 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电子 晶体管 set 基于 qubit 检测器 设备 | ||
1.一种单电子晶体管(SET),包括:
多岛单电子晶体管(SET)的第一和第二源极/漏极(S/D)电极;
多岛单电子晶体管(SET)的多个岛,被布置在第一和第二源极/漏极(S/D)电极之间;和
介电材料,被布置在所述岛的相邻岛之间,布置在第一源极/漏极(S/D)电极和相邻的所述岛中的岛之间,并且布置在第二源极/漏极(S/D)电极和相邻的所述岛中的岛之间,
其中所述第一和第二源极/漏极(S/D)电极布置在基底上并且所述介电材料也布置在所述基底和所述多个岛之间。
2.如权利要求1所述的单电子晶体管(SET),还包括:
第一和第二绝缘支撑件,其中第一源极/漏极(S/D)电极被布置在第一绝缘支撑件的侧面上并且第二源极/漏极(S/D)电极被布置在第二绝缘支撑件的侧面上;
其中所述岛延伸到第一和第二绝缘支撑件之间的区域中。
3.如权利要求1所述的单电子晶体管(SET),其中至少一个岛的高度小于第一源极/漏极(S/D)电极的高度。
4.如权利要求1所述的单电子晶体管(SET),其中布置在相邻岛之间的介电材料具有0.5和5纳米之间的厚度。
5.如权利要求1所述的单电子晶体管(SET),其中所述岛是金属材料。
6.如权利要求1所述的单电子晶体管(SET),其中所述岛是半导体材料。
7.如权利要求1-6中任一项所述的单电子晶体管(SET),还包括:
多个栅极电极,与所述多个岛中的相应岛分隔开并且关联。
8.如权利要求1所述的单电子晶体管(SET),其中所述多岛单电子晶体管(SET)是所述单电子晶体管( SET ) 的对应的多个qubit装置中所包括的多个多岛单电子晶体管(SET)之一。
9.如权利要求8所述的单电子晶体管(SET),还包括:
多个量子态检测器装置,其中量子态检测器装置中的个体量子态检测器装置与qubit装置中的个体qubit装置关联并且被布置在所述个体qubit装置附近。
10.如权利要求9所述的单电子晶体管(SET),其中量子态检测器装置中的个体量子态检测器装置包括单电子晶体管(SET)。
11.如权利要求10所述的单电子晶体管(SET),其中个体量子态检测器装置中所包括的单电子晶体管(SET)具有单个岛。
12.如权利要求11所述的单电子晶体管(SET),其中个体多岛单电子晶体管(SET)具有两个岛。
13.如权利要求11所述的单电子晶体管(SET),其中个体多岛单电子晶体管(SET)具有三个岛。
14.如权利要求9所述的单电子晶体管(SET),其中个体多岛单电子晶体管(SET)包括多个栅极电极,所述多个栅极电极与所述多个岛中的相应岛分隔开并且关联。
15.如权利要求14所述的单电子晶体管(SET),其中个体多岛单电子晶体管(SET)的所述多个岛被布置在所述个体多岛单电子晶体管(SET)的所述多个栅极电极和与所述个体多岛单电子晶体管(SET)关联的量子态检测器装置之间。
16.如权利要求15所述的单电子晶体管(SET),其中个体量子态检测器装置包括单电子晶体管(SET),单电子晶体管(SET)包括栅极电极和岛,并且岛被布置在栅极电极和与所述个体量子态检测器装置关联的qubit装置之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680088879.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于PGA或PGIA的低电容开关
- 下一篇:MOSFET以及电力转换电路
- 同类专利
- 专利分类





